本发明公开了一种半导体芯片的制作方法，是在形成有源极和漏极的外延结构上按序形成第一介质层和第二介质层，蚀刻第一器件区的源极和漏极之间的介质层叠层形成开口，于开口内形成栅极，再形成第三介质层作为栅极保护层，同时第二介质层和第三介质层于第一...

本技术公开了一种鉴频频控开关装置及射频测试系统，属于射频测试技术领域，鉴频频控开关装置包括射频耦合器、分频电路、鉴频模块以及射频通路选择模块，射频耦合器的输入端输入射频信号，射频耦合器的输出端可经过信号检测路径一和信号直通路径二与测试通...

本发明涉及半导体制造技术领域，特别涉及一种半导体芯片，半导体芯片具有保护封环和高电平区域，保护封环设置于半导体芯片的外缘，高电平区域位于保护封环内，半导体芯片上设置有接地保护结构，接地保护结构设置于高电平区域和保护封环之间。通过接地保护...

本发明公开了一种氮化镓HEMT器件及制作方法和应用，其HEMT结构包括衬底、外延层、源极、漏极和栅极，所述源极、漏极和栅极设于所述外延层上；所述外延层设于所述衬底上，按序包括GaN沟道层和势垒层，其中栅极下方的势垒层具有曲面结构，并与沟...

本申请提供一种半导体测试器件、半导体晶片以及迁移率测试方法，半导体测试器件包括衬底、设置于衬底表面的外延层、沟槽电极、第一掺杂区、第二掺杂区、第三掺杂区、第四掺杂区、第一金属层、第二金属层；沟槽电极包括设置于外延层中的沟槽，设置于沟槽中...

本申请提供一种半导体测试器件、半导体晶片以及迁移率测试方法，半导体测试器件包括衬底、设置于衬底表面的外延层、沟槽电极、第一掺杂区、第二掺杂区、第三掺杂区、第四掺杂区、第五掺杂区、第六掺杂区、第一金属层、第二金属层；其中，本申请提供的半导...

本发明公开了一种电容结构、电容结构制作方法及其应用，包括设于半导体基底上不同区域的第一电容、第二电容、第三电容中的至少两种，第一电容由下至上包括第一电容区域的第一金属层、第一介质层和第二金属层；第二电容由下至上包括第二电容区域的第一金属...

本申请公开了一种半导体器件的退火系统、方法及半导体器件，其中，退火系统包括：电子束发生模块、分光镜和偏转模块，电子束发生模块被配置为产生并发射第一电子束；分光镜设置在第一电子束发射的第一路径上，被配置为接收第一电子束并发射多个第二电子束...

本申请公开了一种HEMT器件及其制备方法，涉及半导体技术领域，本申请的HEMT器件，包括：衬底；设置在衬底上的III‑V族半导体层,III‑V族半导体层包括沟道层和势垒层，沟道层和势垒层垂直堆叠并且在异质结处接触，并被配置为可在沟道层中...

本发明公开了一种氮化镓器件栅极驱动电路，包含第一补偿支路A、第二补偿支路B、高速开关U1；所述高速开关U1为二选一开关，包含常开端NO、常闭端NC、公共端COM、输入控制端IN；所述第一补偿支路A包含可调电阻RP、第一电阻R1；所述第二...

本发明公开了一种半导体器件，包括由下至上的衬底、集电极层、基极层和发射极层，基极层包括靠近发射极层的第一基极层以及靠近集电极层的第二基极层，第一基极层的组分为In<subgt;x</subgt;Ga<subgt;(1‑...

本技术公开了一种放大器封装结构，包括：壳体；封装于壳体的晶体管管芯，晶体管管芯包括晶体管和晶体管输入端；输入阻抗匹配电路，包括第一LC输入电路，第一LC输入电路耦合于壳体第一输入端和晶体管输入端之间，包括第一电容和第一电感匹配电路；其中...

本申请公开了一种晶体管器件及其制备方法；晶体管器件包括衬底、外延层、介质层和栅极金属；外延层设于衬底的一侧；介质层设于外延层远离衬底的一侧；介质层包括栅极区域，栅极区域设有凹槽，凹槽的底面位于外延层远离衬底的表面上；沿着介质层指向衬底的...

本发明公开了一种半导体芯片及制作方法和应用，其结构包括具有半导体层，半导体层具有一第一器件区，第一器件区设有源极、漏极和栅极，且栅极位于源极和漏极之间；半导体芯片表面按序设有第一介质钝化层和上介质钝化层，其中在栅极区域的第一介质钝化层和...

本申请提供一种低阻值薄膜电阻

本发明专利申请是

本申请公开了一种漏电测试装置

本发明公开了一种高电子迁移率晶体管及其制作方法，该晶体管包含包括设置在衬底上的氮化物异质结外延层，所述异质结外延层包括沟道层和设置在所述沟道层上的势垒层，还包括相对设置在势垒层上有源区处的源极和漏极；设置在有源区处的源极和漏极之间栅极区...

本申请提供一种高可靠性芯片及其制备方法，基于提供的基底并通过

本发明公开了一种放大器封装结构