【技术实现步骤摘要】
本专利技术属于半导体的，具体涉及一种半导体芯片的制作方法、半导体芯片及其应用。
技术介绍
1、高电子迁移率晶体管(hemt)以及赝晶高电子迁移率晶体管(phemt)在射频电路及射频集成电路中具有重要的应用，常用作功率放大器(pa)、低噪声功率放大器(lna)等。低噪声放大器作为无线通信接受系统前端器件，其主要功能是将微弱的信号放大，低噪声放大器的噪声、增益、线性度等性能直接影响接收机的性能。hemt及phemt的寄生电容是影响其噪声特性的重要因素，栅极相关的寄生电容是其寄生电容的重要组成部分，其主要来源是覆盖在栅极上的保护层材料。这些保护层材料通常为氮化硅(sinx)、二氧化硅(siox)、氧化铝(alox)等薄膜材料，起到减少水汽、氧气等环境因素破坏hemt、phemt以及集成电路上其他元器件性能的作用。保护层材料引起的寄生电容与其材料的组分、面积和厚度有关。因此，如何降低保护层材料引起的寄生电容，仍是hemt及phemt器件的设计和制造过程中的重要难题。
2、现有技术主要采用减少保护层的面积的方法减小其寄生电容，主要方法是减小栅极和蚀刻槽的宽度，从而减少覆盖在栅极和蚀刻槽上的保护层的面积。这些技术使hemt及phemt由0.5μm的栅极技术发展到0.1μm以下的栅极技术，有效降低了寄生电容。但是，这些技术的更迭使hemt及phemt的制造复杂度越来越高，越来越难达到进一步降低寄生电容的效果，还使hemt及phemt相关产品的制造成本越来越高，难以进一步突破。
技术实现思路>
1、本专利技术针对现有技术存在的不足，提供一种半导体芯片的制作方法、半导体芯片及其应用。
2、为了实现以上目的，本专利技术的技术方案为：
3、一种半导体芯片的制作方法，包括以下步骤：
4、1)于外延结构的第一器件区上形成源极和漏极；
5、2)按序形成第一介质层和第二介质层，所述第一介质层和第二介质层于源极和漏极之间的外延结构表面形成介质层叠层；
6、3)蚀刻源极和漏极之间的介质层叠层形成第一开口；
7、4)于第一开口内的外延结构上形成栅极；
8、5)形成第三介质层，第三介质层覆盖栅极表面作为保护层；同时第二介质层和第三介质层于第一器件区之外的一电容结构区域上层叠作为电容介质层；
9、其中，在步骤1)之后的步骤中，还包括形成图形化的第一金属层的步骤，在所述第一器件区，所述第一金属层位于所述源极和漏极上并与源极和漏极相接触；在所述电容结构区域，所述第一金属层形成电容极板。
10、在一实施例中，所述第一金属层形成于步骤2)中形成所述第一介质层和第二介质层的工序之间，所述第一金属层在所述第一器件区分别贯穿所述第一介质层与所述源极和漏极相接触；在所述电容结构区域，所述第一金属层形成电容下极板。还包括步骤：
11、6)形成图形化的第二金属层，在所述第一器件区，所述第二金属层分别贯穿所述第二介质层和第三介质层与所述第一金属层相接触并形成空气桥结构；在所述电容结构区域，所述第二金属层形成电容上极板。
12、在另一实施例中，还包括步骤：
13、6)形成所述第一金属层，在所述第一器件区，所述第一金属层分别贯穿所述第一介质层、第二介质层和第三介质层与所述源极和漏极相接触；在所述电容结构区域，所述第一金属层形成电容上极板；
14、步骤2)中，在形成所述第一介质层和第二介质层的工序之间，还包括于所述电容结构区域形成电容下极板的步骤。
15、7)形成图形化的第二金属层，在所述第一器件区，所述第二金属层分别与所述第一金属层相接触并形成空气桥结构；在所述电容结构区域，所述第二金属层设于所述第一金属层上并与第一金属层相接触。
16、可选的，所述外延结构为phemt外延结构或hemt外延结构，顶层为帽层；步骤4)中，还包括蚀刻所述第一开口内的外延结构表面形成凹槽，所述凹槽的蚀刻深度不小于所述帽层的厚度，宽度小于所述第一开口的宽度；所述栅极设于所述凹槽内。
17、可选的，步骤5)之后，还包括形成顶层介质层的步骤，所述顶层介质层于所述栅极的表面与所述第三介质层形成保护层叠层。
18、可选的，还包括于所述第一器件区之外的第一介质层上形成电阻结构，所述电阻结构包括设于所述第一介质层之上的电阻层，所述第一金属层设于所述电阻层两端作为引出线；所述电阻层形成于所述第一介质层和第二介质层的工序之间，所述第二介质层和第三介质层形成覆盖所述电阻层的叠层。
19、一种半导体芯片，包括外延结构，外延结构上设有源极、漏极、栅极、第一介质层、第二介质层、第三介质层和图形化的第一金属层；外延结构具有第一器件区，源极和漏极设于第一器件区上，在第一器件区：
20、第一介质层和第二介质层按序覆盖源极、漏极，并于源极和漏极之间的外延结构表面形成介质层叠层，源极和漏极之间的介质层叠层具有第一开口，栅极设于第一开口内的外延结构上，第三介质层设于第二介质层上并覆盖第一开口内裸露的外延结构表面以及栅极表面，第一金属层设于源极和漏极上并与源极和漏极相接触；
21、第一器件区之外的第一介质层上设有电容结构，在电容结构区域：
22、所述第二介质层和第三介质层层叠作为电容介质层，所述第一金属层作为电容极板。
23、可选的，还包括图形化的第二金属层，在所述第一器件区上，所述第二金属层分别与所述第一金属层相接触，并且具有空气桥结构；在所述电容结构区域上，所述第二金属层作为电容极板或与所述第一金属层相接触。
24、可选的，还包括设于第一器件区之外的第一介质层上的电阻结构，在电阻结构区域：
25、包括设于第一介质层上的电阻层，所述第一金属层设于电阻层两端作为引出线。
26、可选的，还包括顶层介质层，所述顶层介质层于所述栅极的表面与所述第三介质层形成保护层叠层；所述顶层介质层的厚度为20～100nm。
27、可选的，所述第一介质层的厚度为10～100nm；所述第二介质层的厚度为100～250nm；所述第三介质层的厚度为20～100nm。
28、一种射频模组，包括上述的半导体芯片。
29、可选的，所述第一器件区为hemt器件或phemt器件，所述hemt器件或phemt器件用于射频模组中的低噪声放大器。
30、进一步的，第一介质层的致密度小于第三介质层的致密度。第一介质层较疏松可以降低沉积第一介质层时对外延层的损伤，第三介质层更致密可以避免器件特性受后续热制程的影响。
31、进一步的，在制备工艺上，第三介质层采用比第一介质层的沉积温度更高的沉积温度，第三介质层采用比第一介质层的沉积温度更高的沉积温度，如此可以确保沉积膜层更致密均匀，从而对栅极起到良好的保护作用，且生成膜中氢浓度降低可同时降低氢效应导致的失效问题。
32、进一步的，在制备工艺上，第三介质层沉积速率小于第一介本文档来自技高网...
【技术保护点】
1.一种半导体芯片的制作方法，其特征在于，包括以下步骤：
2.根据权利要求1所述的半导体芯片的制作方法，其特征在于：所述第一金属层形成于步骤2)中形成所述第一介质层和第二介质层的工序之间，所述第一金属层在所述第一器件区分别贯穿所述第一介质层与所述源极和漏极相接触；在所述电容结构区域，所述第一金属层形成电容下极板。
3.根据权利要求2所述的半导体芯片的制作方法，其特征在于，还包括：
4.根据权利要求1所述的半导体芯片的制作方法，其特征在于，还包括：
5.根据权利要求4所述的半导体芯片的制作方法，其特征在于，还包括：
6.根据权利要求1所述的半导体芯片的制作方法，其特征在于：所述外延结构为pHEMT外延结构或HEMT外延结构，顶层为帽层；步骤4)中，还包括蚀刻所述第一开口内的外延结构表面形成凹槽，所述凹槽的蚀刻深度不小于所述帽层的厚度，宽度小于所述第一开口的宽度；所述栅极设于所述凹槽内。
7.根据权利要求1所述的半导体芯片的制作方法，其特征在于：步骤5)之后，还包括形成顶层介质层的步骤，所述顶层介质层于所述栅极的
8.根据权利要求1所述的半导体芯片的制作方法，其特征在于：还包括于所述第一器件区之外的第一介质层上形成电阻结构，所述电阻结构包括设于所述第一介质层之上的电阻层，所述第一金属层设于所述电阻层两端作为引出线；所述电阻层形成于所述第一介质层和第二介质层的工序之间，所述第二介质层和第三介质层形成覆盖所述电阻层的叠层。
9.一种半导体芯片，其特征在于：包括外延结构，外延结构上设有源极、漏极、栅极、第一介质层、第二介质层、第三介质层和图形化的第一金属层；外延结构具有第一器件区，源极和漏极设于第一器件区上，在第一器件区：
10.根据权利要求9所述的半导体芯片，其特征在于：还包括图形化的第二金属层，在所述第一器件区上，所述第二金属层分别与所述第一金属层相接触，并且具有空气桥结构；在所述电容结构区域上，所述第二金属层作为电容极板或与所述第一金属层相接触。
11.根据权利要求9所述的半导体芯片，其特征在于：还包括设于第一器件区之外的第一介质层上的电阻结构，在电阻结构区域：
12.根据权利要求9～11所述的半导体芯片，其特征在于：还包括顶层介质层，所述顶层介质层于所述栅极的表面与所述第三介质层形成保护层叠层；所述顶层介质层的厚度为20～100nm。
13.根据权利要求9所述的半导体芯片，其特征在于：所述第一介质层的厚度为10～100nm；所述第二介质层的厚度为100～250nm；所述第三介质层的厚度为20～100nm。
14.一种射频模组，其特征在于：包括权利要求10～13任一项所述的半导体芯片。
15.根据权利要求14所述的射频模组，其特征在于：所述第一器件区为HEMT器件或pHEMT器件，所述HEMT器件或pHEMT器件用于射频模组中的低噪声放大器。
16.权利要求15所述的射频模组应用于基站、雷达、通信或遥感。
...【技术特征摘要】
1.一种半导体芯片的制作方法，其特征在于，包括以下步骤：
2.根据权利要求1所述的半导体芯片的制作方法，其特征在于：所述第一金属层形成于步骤2)中形成所述第一介质层和第二介质层的工序之间，所述第一金属层在所述第一器件区分别贯穿所述第一介质层与所述源极和漏极相接触；在所述电容结构区域，所述第一金属层形成电容下极板。
3.根据权利要求2所述的半导体芯片的制作方法，其特征在于，还包括：
4.根据权利要求1所述的半导体芯片的制作方法，其特征在于，还包括：
5.根据权利要求4所述的半导体芯片的制作方法，其特征在于，还包括：
6.根据权利要求1所述的半导体芯片的制作方法，其特征在于：所述外延结构为phemt外延结构或hemt外延结构，顶层为帽层；步骤4)中，还包括蚀刻所述第一开口内的外延结构表面形成凹槽，所述凹槽的蚀刻深度不小于所述帽层的厚度，宽度小于所述第一开口的宽度；所述栅极设于所述凹槽内。
7.根据权利要求1所述的半导体芯片的制作方法，其特征在于：步骤5)之后，还包括形成顶层介质层的步骤，所述顶层介质层于所述栅极的表面与所述第三介质层形成保护层叠层。
8.根据权利要求1所述的半导体芯片的制作方法，其特征在于：还包括于所述第一器件区之外的第一介质层上形成电阻结构，所述电阻结构包括设于所述第一介质层之上的电阻层，所述第一金属层设于所述电阻层两端作为引出线；所述电阻层形成于所述第一介质层和第二介质层的工序之间，所述第二介质层和第三介质层形...
【专利技术属性】
技术研发人员：高艳婷，徐杨兵，何先良，魏鸿基，魏明强，
申请(专利权)人：厦门市三安集成电路有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。