一种半导体芯片及制作方法和应用技术

本发明专利技术公开了一种半导体芯片及制作方法和应用，其结构包括具有半导体层，半导体层具有一第一器件区，第一器件区设有源极、漏极和栅极，且栅极位于源极和漏极之间；半导体芯片表面按序设有第一介质钝化层和上介质钝化层，其中在栅极区域的第一介质钝化层和上介质钝化层之间夹设有机保护层，有机保护层材料的介电常数小于第一介质钝化层和上介质钝化层的介电常数，栅极具有栅根和栅帽，有机保护层包覆栅根的表面。本发明专利技术能够减小集成器件中栅极附近寄生电容，提高器件的性能。

【技术实现步骤摘要】

本专利技术属于半导体的，具体涉及一种半导体芯片及制作方法和应用。

技术介绍

1、高电子迁移率晶体管(hemt)以及赝晶高电子迁移率晶体管(phemt)在射频电路及射频集成电路中具有重要的应用，常用作功率放大器(pa)、低噪声功率放大器(lna)等。hemt及phemt的寄生电容是影响其射频特性的重要因素。hemt及phemt的栅极相关的寄生电容是其寄生电容的重要组成部分，其主要来源是覆盖在栅极上的保护层材料。这些保护层材料通常为氮化硅(sinx)、氧化硅(siox)、氧化铝(alox)等薄膜材料，起到减少水汽、氧气等环境因素破坏hemt、phemt以及集成电路上其他元器件性能的作用。因此，如何降低保护层材料引起的寄生电容，同时保证其具有足够的保护效果，仍是hemt及phemt器件的设计和制造过程中的重要难题。

2、现有技术采用减少保护层面积或增加保护层厚度等方法减小其寄生电容。减少保护层面积的方法是减小栅极和蚀刻槽的宽度，从而减少覆盖在栅极和蚀刻槽上的保护层的面积，但其制造复杂度越来越高，越来越难达到进一步降低寄生电容的效果；增加保护层厚度的方本文档来自技高网...

【技术保护点】

1.一种半导体芯片，其特征在于：包括半导体层，半导体层具有一第一器件区，第一器件区设有源极、漏极和栅极，且栅极位于源极和漏极之间；源极、漏极和栅极上按序设有第一介质钝化层和上介质钝化层，其中在栅极区域的第一介质钝化层和上介质钝化层之间夹设有一有机保护层，有机保护层材料的介电常数小于第一介质钝化层和上介质钝化层的介电常数；所述栅极具有栅根和栅帽，所述有机保护层包覆所述栅根的表面。

2.根据权利要求1所述的半导体芯片，其特征在于：所述有机保护层还填充所述栅根和所述源极、漏极之间的部分或全部区域。

3.根据权利要求1所述的半导体芯片，其特征在于：所述有机保护层还部分或完...

【技术特征摘要】

1.一种半导体芯片，其特征在于：包括半导体层，半导体层具有一第一器件区，第一器件区设有源极、漏极和栅极，且栅极位于源极和漏极之间；源极、漏极和栅极上按序设有第一介质钝化层和上介质钝化层，其中在栅极区域的第一介质钝化层和上介质钝化层之间夹设有一有机保护层，有机保护层材料的介电常数小于第一介质钝化层和上介质钝化层的介电常数；所述栅极具有栅根和栅帽，所述有机保护层包覆所述栅根的表面。

2.根据权利要求1所述的半导体芯片，其特征在于：所述有机保护层还填充所述栅根和所述源极、漏极之间的部分或全部区域。

3.根据权利要求1所述的半导体芯片，其特征在于：所述有机保护层还部分或完全覆盖所述栅帽。

4.根据权利要求1所述的半导体芯片，其特征在于：所述半导体层于第一器件区设有凹槽，所述栅极设于所述凹槽中，所述第一介质钝化层和有机保护层依次设于所述凹槽上。

5.根据权利要求1所述的半导体芯片，其特征在于：所述有机保护层的介电常数<3.8。

6.根据权利要求1所述的半导体芯片，其特征在于：所述第一介质钝化层覆盖所述半导体层和源极、漏极、栅极的表面，材料为氮化硅、氧化硅或氧化铝，厚度为10～100nm；，所述有机保护层的材料为苯丙环丁烯、聚酰亚胺或聚苯并噁唑。

7.根据权利要求1所述的半导体芯片，其特征在于：所述上介质钝化层的材料为氮化硅、氧化硅或氧化铝。

8.根据权利要求1所述的半导体芯片，其特征在于：还包括电容器件，所述电容器件设于所述半导体层上的第一器件区之外；所述电容器件包括下电极层、电介质层和上电极层；所述上介质钝化层包括至少一第二介质钝化层，所述第二介质钝化层于所述电容器件的区域形成所述电介质层。

9.根据权利要求8所述的半导体芯片，其特征在于：所述第二介质钝化层的厚度为50～500nm。

10.根据权利要求8...

【专利技术属性】
技术研发人员：徐杨兵，何先良，魏鸿基，
申请(专利权)人：厦门市三安集成电路有限公司，
类型：发明
国别省市：