一种高可靠性芯片及其制备方法技术

本申请提供一种高可靠性芯片及其制备方法，基于提供的基底并通过

【技术实现步骤摘要】
一种高可靠性芯片及其制备方法


[0001]本专利技术涉及半导体
，具体而言，涉及一种高可靠性芯片及其制备方法
。

技术介绍

[0002]芯片生产过程中，往往需要使用金属进行主动器件和被动器件的制备，例如发射极接触金属层
、
基极接触金属层
、
集电极接触金属层
、
电感
、
电容
、
金属走线等，且制备工艺大都涉及光刻图形反转
(Photo
‑
image reverse
，
IR)
制程
。
由于生产过程中存在光刻聚焦和能量波动，造成光刻胶层形貌异常，从而导致金属蒸镀后，金属底部与光刻胶层相连
。
随后，在撕金过程中，金属与光刻胶层相连处产生拉丝缺陷，最终造成器件短路或漏电异常，严重威胁器件的可靠性
。

技术实现思路

[0003]本专利技术的目的包括，例如，提供了一种高可靠性芯片及其制备方法，其能够消除芯片制备过程中存在的金属拉丝缺陷，提高器件可靠性
。
[0004]本专利技术的实施例可以这样实现：
[0005]第一方面，本专利技术提供一种高可靠性芯片的制备方法，所述方法包括：
[0006]基于提供的基底并通过
IR
制程制备得到芯片结构，所述芯片结构中包括金属块，所述金属块包括主体部分以及连接在所述主体部分上的拉丝部分；
[0007]在所述芯片结构上涂覆光刻胶层并进行曝光显影，以使得所述光刻胶层包裹所述主体部分并暴露出所述拉丝部分；
[0008]利用溶解溶液浸泡所述芯片结构，以溶解暴露出的拉丝部分；
[0009]剥离所述芯片结构的主体部分上的光刻胶层
。
[0010]在可选的实施方式中，所述在所述芯片结构上涂覆光刻胶层并进行曝光显影的步骤，包括：
[0011]在所述芯片结构的表面涂覆光刻胶层；
[0012]利用光罩对所述芯片结构进行曝光，其中，在竖直方向上所述光罩的投影覆盖所述金属块的主体部分且与所述拉丝部分不存在重叠，所述光罩与所述
IR
制程中所采用的光罩相同；
[0013]对所述芯片结构进行显影
。
[0014]在可选的实施方式中，所述溶解溶液为
KI
溶液
、
盐酸
、
氯酸钠
、
双氧水中的任意一种
。
[0015]在可选的实施方式中，利用所述溶解溶液浸泡所述芯片结构的浸泡时长为
2s
至
10s
，浸泡温度为室温
。
[0016]在可选的实施方式中，所述方法还包括：
[0017]在所述芯片结构上沉积第一氮化硅层；
[0018]对所述第一氮化硅层进行刻蚀以暴露出所述金属块；
[0019]于暴露出的金属块的位置沉积上层金属块；
[0020]在所述上层金属块上沉积第二氮化硅层
。
[0021]在可选的实施方式中，所述对所述第一氮化硅层进行刻蚀以暴露出所述金属块的步骤，包括：
[0022]在所述第一氮化硅层上沉积平坦化层；
[0023]在所述平坦化层上涂覆光刻胶层，并进行曝光显影以对所述光刻胶层进行光刻；
[0024]于所述光刻胶层的光刻位置刻蚀所述平坦化层和所述第一氮化硅层，以暴露出下面的金属块
。
[0025]在可选的实施方式中，所述基于提供的基底并通过
IR
制程制备得到芯片结构的步骤，包括：
[0026]在提供的基底上涂覆光刻胶层，并进行曝光显影；
[0027]在所述基底和光刻胶层上沉积金属层；
[0028]剥离所述光刻胶层以及所述光刻胶层上沉积的金属层，以得到包括基底以及位于基底上的金属块的芯片结构
。
[0029]在可选的实施方式中，所述在提供的基底上涂覆光刻胶层，并进行曝光显影的步骤，包括：
[0030]在提供的基底上涂覆光刻胶层，并对所述光刻胶层进行光刻；
[0031]在氨气环境下对所述基底和光刻胶层进行烘烤；
[0032]对烘烤后的基底和光刻胶层进行全曝光处理后，再进行显影处理
。
[0033]在可选的实施方式中，所述金属块由
Ti/Pt/Au、W/Ti/Pt/Au
或
AuGe/Ni/Au
组成，所述拉丝部分的材质为
Au。
[0034]第二方面，本专利技术提供一种高可靠性芯片，所述高可靠性芯片由前述实施方式任意一项所述的制备方法制作形成，所述高可靠性芯片包括：
[0035]基底；
[0036]位于所述基底上的至少两个金属块，其中，所述至少两个金属块中任意两个金属块之间相互隔离设置
。
[0037]本专利技术实施例的有益效果包括，例如：
[0038]本申请提供一种高可靠性芯片及其制备方法，基于提供的基底并通过
IR
制程制备得到芯片结构，该芯片结构包括金属块，该金属块包括主体部分以及连接在主体部分上的拉丝部分
。
在芯片结构上涂覆光刻胶层并进行曝光显影，以使得光刻胶层包裹主体部分并暴露出拉丝部分
。
利用溶解溶液浸泡芯片结构，以溶解暴露出的拉丝部分，最后剥离芯片结构的主体部分上的光刻胶层
。
本方案中，在
IR
制程之后，增加一道光刻制程，并利用溶解溶液进行浸泡以消除拉丝部分，消除金属拉丝缺陷，避免形成的器件的短路或漏电异常情况，提高器件可靠性
。
附图说明
[0039]为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本专利技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这
些附图获得其他相关的附图
。
[0040]图1为异常光刻的光刻胶层形貌示意图；
[0041]图2为正常光刻的光刻胶层形貌示意图；
[0042]图3为现有技术中制备得到的器件结构示意图；
[0043]图4为现有技术中制备得到的器件结构形貌示意图之一；
[0044]图5为现有技术中制备得到的器件结构形貌示意图之二；
[0045]图6为本申请实施例提供的高可靠性芯片制备方法的流程图；
[0046]图7至图
11
为本申请实施例中高可靠性芯片制备方法各个步骤所得到的器件结构示意图；
[0047]图
12
为本申请实施例提供的高可靠性芯片的层级结构示意图；
[0048]图
13
为现有技术中的芯片的层级结构示意图
。
[0049]图标：
11
‑
基底；...

【技术保护点】

【技术特征摘要】
1.
一种高可靠性芯片的制备方法，其特征在于，所述方法包括：基于提供的基底并通过
IR
制程制备得到芯片结构，所述芯片结构中包括金属块，所述金属块包括主体部分以及连接在所述主体部分上的拉丝部分；在所述芯片结构上涂覆光刻胶层并进行曝光显影，以使得所述光刻胶层包裹所述主体部分并暴露出所述拉丝部分；利用溶解溶液浸泡所述芯片结构，以溶解暴露出的拉丝部分；剥离所述芯片结构的主体部分上的光刻胶层
。2.
根据权利要求1所述的高可靠性芯片的制备方法，其特征在于，所述在所述芯片结构上涂覆光刻胶层并进行曝光显影的步骤，包括：在所述芯片结构的表面涂覆光刻胶层；利用光罩对所述芯片结构进行曝光，其中，在竖直方向上所述光罩的投影覆盖所述金属块的主体部分且与所述拉丝部分不存在重叠，所述光罩与所述
IR
制程中所采用的光罩相同；对所述芯片结构进行显影
。3.
根据权利要求1所述的高可靠性芯片的制备方法，其特征在于，所述溶解溶液为
KI
溶液
、
盐酸
、
氯酸钠
、
双氧水中的任意一种
。4.
根据权利要求1所述的高可靠性芯片的制备方法，其特征在于，利用所述溶解溶液浸泡所述芯片结构的浸泡时长为
2s
至
10s
，浸泡温度为室温
。5.
根据权利要求1所述的高可靠性芯片的制备方法，其特征在于，所述方法还包括：在所述芯片结构上沉积第一氮化硅层；对所述第一氮化硅层进行刻蚀以暴露出所述金属块；于暴露出的金属块的位置沉积上层金属块；在所述上层金属块上沉积第二氮化...

【专利技术属性】
技术研发人员：翁振樟，郭佳衢，何湘阳，魏鸿基，
申请(专利权)人：厦门市三安集成电路有限公司，
类型：发明
国别省市：