本揭露描述一种磁隧道接面结构形成方法，利用离子束蚀刻制程而非反应性离子蚀刻制程的方法，用以形成磁隧道接面(magnetic tunnel junction；MTJ)结构。例如，此方法包括在互连层上形成磁隧道接面结构层，互连层包括第一区域...

半导体器件及其形成方法包括每个均从衬底延伸的第一鳍和第二鳍。第一栅极段设置在第一鳍上方，并且第二栅极段设置在第二鳍上方。层间介电(ILD)层邻近第一栅极段和第二栅极段。切割区域(例如，第一栅极结构和第二栅极结构之间的开口或间隙)在第一和...

提供半导体结构及其制造方法。半导体结构包含栅极结构、栅极间隔物和源极/漏极结构。栅极结构位于鳍片结构上方。栅极间隔物位于鳍片结构上方且位于栅极结构的侧壁表面上。源极/漏极结构位于鳍片结构中且相邻于栅极间隔物。源极/漏极结构包含第一源极/...

本发明实施例描述了栅极结构和栅极间隔件以及形成这些的方法。在实施例中，一种结构包括位于衬底上的有源区，位于有源区上且位于衬底上方的栅极结构，以及位于有源区上且沿着栅极结构的侧壁的低k栅极间隔件。栅极结构包括位于有源区上的共形栅极电介质并...

本发明的一些实施例提供半导体装置及其形成方法。上述半导体装置包含由基底延伸的鳍片及设置于鳍片上的栅极结构。栅极结构包含位于鳍片上的栅极介电层、位于栅极介电层上的栅极电极、及沿着栅极电极的侧壁而形成的侧壁间隙物。上述半导体装置还包含形成于...

一种半导体元件的制造方法，包含提供一黑磷(black‑phosphorous；BP)层于一基材上；形成一掺杂物来源层于黑磷层上；退火掺杂物来源层以从掺杂物来源层驱动掺杂物至黑磷层中；以及形成一导电接触于掺杂物来源层上。

一种半导体装置内的源极/漏极结构的制造方法，该制造方法包含：形成一界面磊晶层在一第一半导体层上，其中该第一半导体层是设置在一基材上；形成一第二半导体层在该界面磊晶层上；以及形成一导电层在该第二半导体层上。

在一些实施例中，本发明涉及有源区内的晶体管器件和相关的形成方法，该有源区具有被配置为减小晶体管器件对由相邻隔离结构中的凹陷引起的性能劣化(扭结效应)的敏感度的形状。该晶体管器件具有衬底，该衬底包括限定衬底的上表面内的沟槽的内表面。一种或...

提供一种影像感测装置的形成方法。此方法包括在基底中形成隔离结构。此方法包括在基底中形成光感测区。隔离结构围绕光感测区。此方法包括在基底之上形成网格层。网格层位于隔离结构之上，且具有位于光感测区之上的开口。此方法包括在开口中或之上形成第一...

本发明的实施例涉及形成偏振光栅结构(例如，偏振器)作为背照式图像传感器器件的栅格结构的一部分的方法。例如，该方法包括在具有辐射感测区域的半导体层上方形成层堆叠件。此外，该方法包括在栅格结构内形成一个或多个偏振光栅结构的光栅元件，其中，形...

本发明涉及可以用于在背侧照明图像传感器器件上形成光阻挡材料层的方法。光阻挡材料层可以阻挡或吸收以掠入角进入背侧照明图像传感器器件的光线。可以使用不需要使用光刻掩模或光刻操作的自对准工艺来形成光阻挡材料层。例如，光阻挡材料层可以形成在图像...

本公开实施例涉及图像传感器器件、图像传感器系统及其形成方法。本公开实施例涉及一种用于减小在图像传感器器件中的烘干工艺之后滤色器的表面变形的方法。可通过在烘干之前增大滤色器的表面面积来减小表面变形。例如，在图像传感器器件的半导体层的上方形...

提供了具有吸收增强半导体层的图像传感器。在一些实施例中，图像传感器包括：堆叠的前侧半导体层、吸收增强半导体层和背侧半导体层。吸收增强半导体层堆叠在前侧半导体层和背侧半导体层之间。吸收增强半导体层具有小于前侧半导体层的能带隙。此外，图像传...

一种半导体元件，操作来感测入射光且包含载体、元件层、以及半导体层。元件层设于载体上。半导体层设于元件层上。半导体层包含数个感光区。半导体层具有第一表面与相对于第一表面的第二表面，第一表面邻近于元件层。第二表面具有晶格面，此晶格面相对基面...

一种集成电路包含一半导体基底、一隔离区、一第一主动元件以及至少一深沟槽隔离结构。隔离区是位于半导体基底中。第一主动元件是位于半导体基底上。深沟槽隔离结构从隔离区的一底部朝向半导体基底的一底部延伸。深沟槽隔离结构具有至少一气隙于其中。

一种制造半导体装置的方法，包括以下步骤。衬底具有虚设区域及存储器单元区域。在存储器单元区域的衬底上方形成多个第一堆叠结构。在虚设区域中的衬底上方形成至少一个第二堆叠结构。在衬底上方形成导电层，以覆盖第一堆叠结构及至少一个第二堆叠结构。对...

本发明实施例关于快闪存储器与其形成方法及快闪存储器结构。快闪存储器包括基板与浮置栅极结构于基板上。浮置栅极结构包括第一部分，其具有第一上表面与第一厚度。浮置栅极结构亦包括第二部分，其具有第二上表面与第二厚度，且第二厚度不同于第一厚度。浮...

本发明提供了一种包括半导体衬底和至少一个图案化的介电层的半导体结构。半导体衬底包括半导体部分、至少一个第一器件、至少一个第二器件和至少一个第一伪环。在通过半导体部分围绕的第一区上设置至少一个第一器件。在第二区上设置至少一个第二器件和至少...

在一些实施例中，本发明涉及集成芯片。该集成芯片具有布置在衬底内的隔离结构。该隔离结构具有限定一个或多个凹陷的内表面和限定暴露衬底的开口的侧壁，该一个或多个凹陷凹进至低于隔离结构的最上表面。源极区域设置在开口内。漏极区域设置在开口内并且沿...

集成电路包括单元层、第一金属层、以及第一导电通孔。单元层包括第一单元和第二单元，这些单元中的每一者被配置为执行电路功能。第一金属层在单元层上方，并且包括第一导电特征部，该第一导电特征部从第一单元延伸至第二单元中并且被配置为接收电源电压。...