金属栅极结构及其制造方法技术

半导体器件及其形成方法包括每个均从衬底延伸的第一鳍和第二鳍。第一栅极段设置在第一鳍上方，并且第二栅极段设置在第二鳍上方。层间介电(ILD)层邻近第一栅极段和第二栅极段。切割区域(例如，第一栅极结构和第二栅极结构之间的开口或间隙)在第一和第二栅极段之间延伸。切割区域具有第一部分和第二部分，第一部分具有第一宽度，第二部分具有第二宽度，第二宽度大于第一宽度。第二部分插入第一和第二栅极段，并且第一部分限定在ILD层内。本发明专利技术实施例涉及金属栅极结构及其制造方法。

Metal Gate Structure and Its Manufacturing Method

Semiconductor devices and their forming methods include each first and second fins extending from the substrate. The first gate segment is above the first fin, and the second gate segment is above the second fin. The interlayer dielectric (ILD) layer is adjacent to the first and second gate segments. The cutting area (for example, the opening or gap between the first and second gate structures) extends between the first and second gate segments. The cutting area has the first part and the second part, the first part has the first width, the second part has the second width, and the second width is larger than the first width. The second part is inserted into the first and second gate segments, and the first part is confined to the ILD layer. The embodiment of the invention relates to a metal gate structure and a manufacturing method thereof.

【技术实现步骤摘要】
金属栅极结构及其制造方法
本专利技术实施例涉及金属栅极结构及其制造方法。
技术介绍
电子工业经历了对更小且更快的电子器件需求的不断增长，它们同时能够支持更多数量的越来越复杂和尖端的功能。因此，半导体工业中的持续的趋势是制造低成本、高性能和低功耗的集成电路(IC)。到目前为止，已经通过按比例缩小半导体IC尺寸(例如，最小部件尺寸)在很大程度上实现了这些目标，从而提高了生产效率并且降低了相关成本。然而，这种按比例缩小也增加了半导体制造工艺的复杂性。因此，实现半导体IC和器件的持续发展需要半导体制造工艺和技术中的类似发展。已经引入多栅极器件以通过增加栅极-沟道耦合、减小截止电流和降低短沟道效应(SCE)致力于改进栅极控制。已经引入的一种这样的多栅极器件是鳍式场效应晶体管(FinFET)。FinFET的名字来源于鳍状结构，鳍状结构从衬底(其上形成该鳍状结构)延伸，并且鳍状结构用于形成FET沟道。FinFET与传统的互补金属氧化物半导体(CMOS)工艺兼容并且它们的三维结构允许它们在保持栅极控制和减轻SCE的同时积极地按比例缩小。此外，已经引入金属栅电极来替换多晶硅栅电极。金属栅电极提供了优于多晶硅栅电极的许多优势，诸如避免多晶硅耗尽效应，通过选择适当的栅极金属来调整功函数，以及其他益处。例如，金属栅电极制造工艺可以包括金属层沉积以及随后的后续金属层切割工艺。在一些情况下，金属栅极线切割工艺可能导致层间电介质(ILD)的部分损失、不期望的金属层的残留物和/或包括可能导致器件可靠性降低的那些问题的其他问题。因此，现有技术并非在所有方面都已完全令人满意。
技术实现思路
根据本专利技术的一些实施例，提供了一种半导体器件，包括：第一鳍和第二鳍，各自均从衬底延伸；第一栅极段和第二栅极段，所述第一栅极段设置在所述第一鳍上方，所述第二栅极段设置在所述第二鳍上方；层间介电(ILD)层，邻近所述第一栅极段和所述第二栅极段；以及切割区域，在所述第一栅极段和所述第二栅极段之间延伸，其中，所述切割区域具有第一部分和第二部分，所述第一部分具有第一宽度，并且所述第二部分具有第二宽度，所述第二宽度大于所述第一宽度，并且其中，所述第二部分插入所述第一栅极段和所述第二栅极段，并且所述第一部分限定在所述层间介电层内。根据本专利技术的另一些实施例，还提供了一种制造半导体器件的方法，包括：形成从半导体衬底延伸的第一鳍和第二鳍，其中，浅沟槽隔离件(STI)在所述第一鳍和所述第二鳍之间延伸；形成在所述第一鳍和所述第二鳍上方延伸的栅极结构；提供邻近所述栅极结构的介电层；蚀刻所述栅极结构和所述介电层以在所述栅极结构中形成至少延伸至所述浅沟槽隔离件的顶面的开口，其中，所述蚀刻形成的所述开口具有：开口的第一部分，具有第一宽度，所述第一部分可以由所述栅极结构的所述第一切割段的第一侧壁和所述栅极结构的第二切割段的第二侧壁限定；开口的第二部分，具有第二宽度，所述开口的第二部分具有由所述介电层限定的边缘，并且其中，所述第一宽度大于所述第二宽度；以及开口的第三部分，在顶视图中设置在所述第一部分和所述第二部分之间；以及用所述介电材料填充所述开口。根据本专利技术的又一些实施例，还提供了一种制造半导体器件的方法，包括：将金属栅极结构切割成第一金属栅极段和共线的第二金属栅极段，其中，所述切割包括：实施第一工艺以沉积硅层；实施第二工艺以实施穿透蚀刻；实施所述金属栅极结构的功函金属层的蚀刻，其中，所述蚀刻可以包括高偏置和高占空比；实施聚合物沉积步骤；以及重复所述第一工艺、所述第二工艺、所述蚀刻和所述聚合物沉积步骤。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1是根据本专利技术的一个或多个方面的FinFET器件的实施例的立体图；图2是根据一些实施例的相邻的鳍、金属栅极结构和金属栅极切割图案的顶视图；图3A和图3B示出了根据本专利技术的实施例的其中已经切割金属栅极线的FinFET结构的相应截面图；图4示出了根据本专利技术的实施例的其中已经切割金属栅极线的FinFET结构的顶视图；图5是根据本专利技术的一个或多个方面的半导体制造方法的流程图；图6A、图7A、图8A、图9A、图10A、图11A、图12A、图13A和图14A示出了沿着与由图1的截面XX’限定的平面基本平行的平面并且根据图5的方法的实施例制造的FinFET结构的截面图；图6B、图7B、图8B、图9B、图10B、图11B、图12B、图13B和图14B示出了沿着与由图1的截面YY’限定的平面基本平行的平面并且根据图5的方法的实施例制造的FinFET结构的截面图；以及图12C和图14C示出了诸如图1中提供的并且根据图5的方法的实施例制造的FinFET结构的顶视图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。还应注意，本专利技术以多栅极晶体管或鳍式多栅极晶体管(本文称为FinFET器件)的形式来呈现实施例。这种器件可以包括P型金属氧化物半导体FinFET器件或N型金属氧化物半导体FinFET器件。FinFET器件可以是双栅极器件、三栅极器件、块状器件、绝缘体上硅(SOI)器件和/或其他配置。本领域普通技术人员可以意识到可以受益于本专利技术的各个方面的半导体器件的其他实例。例如，本文中描述的一些实施例也可以应用于全环栅(GAA)器件、欧米茄栅极(Ω栅极)器件或Pi栅极(Π栅极)器件。在其他实施例中，可以使用本文所讨论的一种或多种结构或方法来制造平面器件。还应注意，示出的附图是形成在衬底上的器件的示例性部分，因此，在一些实例中示出了两个鳍，在其他实例中示出了其他额外的鳍，在一些实例中示出了两个栅极，在其他实例中示出了单个栅极或额外的栅极。如本领域普通技术人员理解的，在半导体器件中通常存在多个栅极和鳍，并且因此，附图中示出的栅极或鳍的数量仅用于参考，并且不旨在限制其应用。本申请通常涉及金属栅极结构和相关方法。具体地，本专利技术针对金属栅极切割工艺和相关的结构。已经引入金属栅电极来替换多晶硅栅电极。金属栅电极提供了优于多晶硅栅电极的许多优势，诸如避免多晶硅耗尽效应、通过选择适当的栅极金属来调整功函数，以及其他益处。例如，金属栅电极本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：第一鳍和第二鳍，各自均从衬底延伸；第一栅极段和第二栅极段，所述第一栅极段设置在所述第一鳍上方，所述第二栅极段设置在所述第二鳍上方；层间介电(ILD)层，邻近所述第一栅极段和所述第二栅极段；以及切割区域，在所述第一栅极段和所述第二栅极段之间延伸，其中，所述切割区域具有第一部分和第二部分，所述第一部分具有第一宽度，并且所述第二部分具有第二宽度，所述第二宽度大于所述第一宽度，并且其中，所述第二部分插入所述第一栅极段和所述第二栅极段，并且所述第一部分限定在所述层间介电层内。

【技术特征摘要】
2017.11.15 US 62/586,658;2018.08.15 US 15/998,6871.一种半导体器件，包括：第一鳍和第二鳍，各自均从衬底延伸；第一栅极段和第二栅极段，所述第一栅极段设置在所述第一鳍上方，所述第二栅极段设置在所述第二鳍上方；层间介电(ILD)层，邻近所述第一栅极段和所述第二栅极段；以及切割区域，在所述第一栅极段和所述第二栅极段之间延伸，其中，所述切割区域具有第一部分和第二部分，所述第一部分具有第一宽度，并且所述第二部分具有第二宽度，所述第二宽度大于所述第一宽度，并且其中，所述第二部分插入所述第一栅极段和所述第二栅极段，并且所述第一部分限定在所述层间介电层内。2.根据权利要求1所述的半导体器件，其中，所述切割区域的从所述第一部分延伸至所述第二部分的侧壁相对于与所述第一鳍的长度垂直定向并且与所述衬底的顶面垂直定向的平面以角度θ设置。3.根据权利要求1所述的半导体器件，其中，所述第一宽度和所述第二宽度从所述切割区域的顶视图测量。4.根据权利要求1所述的半导体器件，其中，用介电材料填充所述切割区域。5.根据权利要求1所述的半导体器件，其中，所述切割区域延伸至所述第一鳍和所述第二鳍之间的浅沟槽隔离部件内。6.根据权利要求5所述的半导体器件，其中，所述切割区域在所述浅沟槽隔离部件的顶面处具有第三宽度，并且在所述第一栅极段和所述第二栅极段之间具有在所述第三宽度之上的所述第二宽度，其中，所述第三宽度和所述第二宽度在平行于所述...

【专利技术属性】
技术研发人员：杨宜伟，洪志昌，古淑瑗，陈嘉仁，张铭庆，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71