一种半导体集成电路，包括：命令发生单元，其被配置成响应于第一命令而产生多个第二命令，每个第二命令用于指示相应的反熔丝电路的操作区段；以及多个反熔丝电路，每个反熔丝电路包括反熔丝，且被配置成接收相应的第二命令且响应于所接收的相应的第二命令...

本发明公开了一种半导体集成电路，包括：第一焊盘，所述第一焊盘被配置成接收第一电压；第二焊盘，所述第二焊盘被配置成接收第二电压；内部电压发生电路，所述内部电压发生电路被配置成在测试模式期间响应于第二电压而产生具有与第一电压相同的电压电平的...

本发明提供一种半导体集成电路及其信号传输方法。所述半导体集成电路包括：多个半导体芯片，所述多个半导体芯片被层叠成多层结构；每个半导体芯片中的校正电路，所述校正电路被配置为将与芯片在层叠中的位置相对应的延迟时间反映到输入信号中，以输出至每...

本发明提供一种磁存储器件，所述磁存储器件即使在构成磁隧道结的磁性层的厚度余量小时也能够保证恒定的隧道磁阻差。所述磁存储器件包括：第一磁性层，所述第一磁性层具有固定的磁化方向；磁化固定层，所述磁化固定层形成在第一磁性层上；隧道势垒层，所述...

提供了一种半导体集成电路器件及其制造方法和驱动方法。所述器件包括：半导体衬底；从半导体衬底的表面延伸的上电极；沿着与半导体衬底的表面平行的方向从上电极的两个侧壁延伸的多个开关结构；以及设置在所述多个开关结构与上电极之间的相变材料层。

本发明实施例公开了具有掩埋位线的半导体器件及其制造方法。所述半导体器件包括：有源本体，所述有源本体具有在横向上彼此面对的两个侧壁；结，所述结形成在所述两个侧壁中的一个侧壁中；电介质层，所述电介质层具有暴露出所述结的开放部分并且覆盖所述有...

本发明公开了一种制造半导体器件的方法，包括以下步骤：通过刻蚀半导体衬底而形成多个柱体；在包括所述柱体的半导体衬底结构之上形成导电层；通过对所述导电层执行第一刻蚀工艺而在每个柱体的侧壁上形成初步栅；以及通过对所述初步栅的上部执行第二刻蚀工...

本发明提供一种半导体装置，包括：TSV，TSV被形成为与另一个芯片电连接；以及TSV测试单元，TSV测试单元被配置成检查TSV的电容分量以产生TSV异常信号。

本发明公开了一种内部电压发生电路及其操作方法，所述内部电压发生电路包括：泵浦电压发生器，所述泵浦电压发生器包括多个泵单元且被配置成产生具有目标电压电平的最终泵浦电压；以及激活控制器，所述激活控制器被配置成基于目标电压电平控制泵单元中的被...

本发明涉及图像传感器的列并行单斜率ADC的数字校准的自动偏移调整。本发明的各个实施例包括在校准阶段将计数器使能以对比与确定的偏移相关联的时钟周期数目小的时钟数目进行计数。被计数的时钟周期的数目储存在校准存储器中。在转换阶段，从校准存储器...

本发明公开一种半导体器件和制造半导体器件的方法。在该制造半导体器件的方法中，改进了电容器的结构，以保证电容器的电容量，并且减小了电容器的高度，以防止产生电容器倾斜或桥接不良的缺陷，从而简化了半导体器件的制造工艺，以便能够更加稳定地制造半...

本发明公开了一种非易失性存储器件，包括：栅结构，所述栅结构包括在衬底之上与控制栅层交替地层叠的第一绝缘层，其中，所述栅结构沿着第一方向延伸；沟道线，所述沟道线每个都沿着不同于第一方向的第二方向在栅结构之上延伸；存储层，所述存储层被形成在...

本发明提供一种非易失性存储器件，所述非易失性存储器件包括：浮栅，所述浮栅形成在半导体衬底之上；绝缘体，所述绝缘体形成在浮栅的第一侧壁上；电介质层，所述电介质层形成在浮栅的第二侧壁和上表面上；以及控制栅，所述控制栅形成在电介质层之上。

本发明公开了一种非易失性存储器件，包括：半导体衬底，所述半导体衬底具有外围电路区和单元区，其中，半导体衬底的单元区在高度上比半导体衬底的外围电路区低；控制栅结构，所述控制栅结构设置在半导体衬底的单元区之上，且包括与多个控制栅电极交替层叠...

本发明公开一种半导体单元和半导体器件，通过在形成埋入式位线时形成呈独立岛形的位线接面区域，使该半导体单元和半导体器件能够减小相邻的位线之间的耦合电容，从而改善半导体器件的性能。该半导体单元包括：晶体管，其包括栅极和栅极接面区域；多条埋入...

本发明涉及一种芯片，包括：多个存储器核心区块；以及用于外围电路的电压发生器，该电压发生器包括：单个电压供给器，包括在该芯片上，配置为在输出供给具有维持于参考电压电位的电压电位的外围电路电压，该单个电压供给器包括单个反相器，其输入连接到驱...

本发明公开了一种占空比校正电路，所述占空比校正电路包括：时钟缓冲器，被配置成缓冲输入时钟并生成缓冲器时钟；摆幅电平转换模块，被配置成响应于缓冲器时钟的电压电平而生成转变到同步电压的电平和电源电压的电平的内部时钟；占空比控制模块，被配置成...

本发明公开了一种堆叠半导体封装体，其包括基板、支撑构件、及包括多个半导体芯片的半导体芯片模块，基板具有上表面和下表面且被分为第一区和邻接第一区的第二区，支撑构件形成于基板的上表面上的第二区中，每个半导体芯片在邻近其第一表面的一个边缘处具...

本发明提供一种非易失性存储器件的编程方法，包括以下步骤：将编程电压施加给选中的字线；将第一通过电压施加给与所述选中的字线相邻的至少一个字线；将比所述第一通过电压低但比隔离电压高的至少一个第一中间电压施加给与接收所述第一通过电压的字线相邻...

本发明提供一种相变随机存取存储器件，包括：下电极接触，所述下电极接触形成在下电极接触孔中；相变材料图案，所述相变材料图案被形成为包围下电极接触的上部的一侧；以及绝缘层，所述绝缘层被掩埋在相变材料图案中并且被形成在下电极接触的上表面上。