本发明专利技术公开了一种半导体结构及其制造方法。半导体结构包括一衬底、一栅极介电层、一栅极结构、一源极导电结构、一漏极导电结构以及一栅极导电结构。衬底具有一通道区，通道区具有一长度，栅极介电层形成于通道区上，栅极结构形成于栅极介电层上。源极导电结构和漏极导电结构穿过栅极结构并电性连接于衬底上，源极导电结构和漏极导电结构与栅极结构相绝缘。栅极导电结构形成于栅极结构上。源极导电结构和漏极导电结构之间相隔的一距离与通道区的长度为相同。
【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种。半导体结构包括一衬底、一栅极介电层、一栅极结构、一源极导电结构、一漏极导电结构以及一栅极导电结构。衬底具有一通道区，通道区具有一长度，栅极介电层形成于通道区上，栅极结构形成于栅极介电层上。源极导电结构和漏极导电结构穿过栅极结构并电性连接于衬底上，源极导电结构和漏极导电结构与栅极结构相绝缘。栅极导电结构形成于栅极结构上。源极导电结构和漏极导电结构之间相隔的一距离与通道区的长度为相同。【专利说明】
本专利技术是有关于一种，且特别是有关于一种用于逻辑工艺的。
技术介绍
一般在典型半导体工艺中，先定义有源区域(active region)及通道宽度(channel width)，此阶段也就是浅沟道隔离(STI)工艺，然后在栅极工艺中定义出通道长度(channel length),接着以此栅极定义出并制作N-/P-区域。之后，以此栅极的结构的起伏协助制作出栅极间隔物(gate spacer)，再以此间隔物协助定义N+/P+区域。最后，形成层间介电(interlayer dielectric, ILD)绝缘层后,制作接触窗(contact)工艺时必须将接触窗瞄准此N+/P+区域制作。典型工艺中，STI/栅极/接触窗都遵循跟工艺最紧的设计规范，因此工艺成本及难度都相当高。
技术实现思路
本专利技术是有关于一种，可应用于逻辑工艺及存储装置。穿过栅极结构定义出漏极导电结构和源极导电结构，如此一来，源极导电结构/漏极导电结构及通道区的长度将简化在同一模块产生。这不但简化原本复杂的制造程序，此简化的程序同时放宽了栅极的设计准则，有助于降低制造成本。此外，形成栅极结构与定义有源区域范围在一次工艺中完成时，可以达到整体工艺简化的效果。根据本专利技术的一方面，是提出一种半导体结构。半导体结构包括一衬底、一栅极介电层、一栅极结构、一源极导电结构、一漏极导电结构以及一栅极导电结构。衬底具有一通道区，栅极介电层形成于通道区上，栅极结构形成于栅极介电层上。源极导电结构和漏极导电结构穿过栅极结构并电性连接于衬底上，源极导电结构和漏极导电结构与栅极结构相绝缘。栅极导电结构形成于栅极结构上。源极导电结构和漏极导电结构之间相隔的一距离与通道区的一长度为相同。根据本专利技术的另一方面，是提出一种半导体结构的制造方法。半导体结构的制造方法包括以下步骤:形成一栅极介电层于一衬底上；形成一栅极结构于栅极介电层上；形成一源极导电结构和一漏极导电结构于衬底上，其中源极导电结构和漏极导电结构穿过栅极结构并电性连接于衬底上且与栅极结构相绝缘；以及形成一栅极导电结构于栅极结构上。衬底具有一通道区，源极导电结构和漏极导电结构之间相隔的一距离与通道区的一长度为相同。为了对本专利技术的上述及其他方面有更佳的了解，下文特举实施例，并配合所附图式，作详细说明如下:【专利附图】【附图说明】图1A绘示依照本专利技术的第一实施例的半导体结构的俯视示意图。图1B绘示沿图1A的剖面线1B-1B’的剖面示意图。图2A绘示依照本专利技术的第二实施例的半导体结构的俯视示意图。图2B绘示沿图2A的剖面线2B-2B’的剖面示意图。图3A绘示依照本专利技术的第三实施例的半导体结构的俯视示意图。图3B绘示沿图3A的剖面线3B-3B’的剖面示意图。图3C绘示如图3A所示的漏极导电结构130及源极导电结构140间的电力线示意图。图4绘示依照本专利技术的第四实施例的半导体结构的俯视示意图。图5A绘示依照本专利技术的第五实施例的半导体结构的俯视示意图。图5B绘示沿图5A的剖面线5B-5B’的剖面示意图。图6A绘示依照本专利技术的第六实施例的半导体结构的俯视示意图。图6B绘示沿图6A的剖面线6B-6B’的剖面示意图。 图7A至图7C绘示依照本专利技术的一实施例的半导体结构中栅极结构、漏极导电结构、源极导电结构和栅极导电结构的配置的俯视示意图。图8绘示依照本专利技术的一实施例的半导体装置的俯视示意图。图9绘示依照本专利技术的另一实施例的半导体装置的俯视示意图。图10至图17B绘示依照本专利技术的一实施例的一种半导体结构的制造方法示意图。图18至图22B绘示依照本专利技术的另一实施例的一种半导体结构的制造方法示意图。【主要元件符号说明】100、200、300、400、500、600a、600b、600c、700a、700b、800a、800b、1300、2000:半导体结构110、210:衬底110a、210a:表面111、211、211，、311、511、1311:通道区113:漏极区113a、115a:第一型掺杂区113b、115b:第二型掺杂区115:源极区120:栅极结构120a、130a、140a、150a:侧壁130:漏极导电结构140:源极导电结构150:栅极导电结构160:栅极介电层170:绝缘层175:势垒层180:间隔物190:绝缘结构215:衬底本体217:氧化硅层219:硅层700、800:半导体装置A、A’:有源区域1B-1B，、2B-2B，、3B-3B，、5B-5B，、6B-6B，、12B-12B，、13B-13B，、14B-14B，、15B-15B，、16B-16B，、17B-17B，、19B-19B，、20B_20B，、21B_21B，、21B_21B’:剖面线Cl ?C3:孔洞Dl ?D8:距离D11、D51、D61、D71、W1 ?W7、W2，:宽度EL:电力线LI ?L8、L2，:长度GND:接地端ML:金属线PRUPR2:光刻胶VCCi Vdd:工作电压输入端Vin:电压输入端Vwt:电压输出端【具体实施方式】在本
技术实现思路
的实施例中，是提出一种。以半导体结构的漏极导电结构和源极导电结构之间相隔的距离定义通道区的长度，并且，形成栅极结构与定义有源区域范围在一次工艺中完成，可以达到整体工艺简化的效果。然而，实施例所提出的细部结构及工艺步骤仅为举例说明的用，并非对本专利技术欲保护的范围做限缩。该些步骤仅为举例说明之用，并非用以限缩本专利技术。具有通常知识者当可依据实际实施态样的需要对该些步骤加以修饰或变化。图1A绘示依照本专利技术的第一实施例的半导体结构的俯视示意图。图1B绘示沿图1A的剖面线1B-1B’的剖面示意图。请参照图1A至图1B。半导体结构100包括衬底110、栅极介电层160、栅极结构120、漏极导电结构130、源极导电结构140、以与栅极导电结构150。衬底110具有通道区111，通道区111具有长度LI。栅极介电层160形成于通道区111上，栅极结构120形成于栅极介电层160上。漏极导电结构130和源极导电结构140形成于衬底110上，漏极导电结构130和源极导电结构140穿过栅极结120构并电性连结于衬底110上，漏极导电结构130和源极导电结构140与栅极结构120相绝缘。栅极导电结构150形成于栅极结构120上。漏极导电结构130和源极导电结构140之间相隔的距离Dl与通道区111的长度LI为相同。也就是说，漏极导电结构130和源极导电结构140之间相隔的距离Dl定义通道区111的长度LI。一般传统的方式，是先以浅沟道隔离(STI)定义通道出元件的宽度(channelwidth),再以栅极工艺定义出通道元件长度(channel length),然后再以黄光/离子注入方式/本文档来自技高网...
【技术保护点】
一种半导体结构，包括：一衬底，具有一通道区；一栅极介电层，形成于该通道区上；一栅极结构，形成于该栅极介电层上；一源极导电结构和一漏极导电结构，穿过该栅极结构并电性连接于该衬底上，该源极导电结构和该漏极导电结构与该栅极结构相绝缘；以及一栅极导电结构，形成于该栅极结构上；其中该源极导电结构和该漏极导电结构之间相隔的一距离与该通道区的一长度为相同。
【技术特征摘要】
【专利技术属性】
技术研发人员：陈士弘，谢光宇，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。