提升MOSFET性能和NBTI的方法和结构技术

本发明专利技术提供了提升MOSFET性能和NBTI的方法和结构，并公开了形成p型场效晶体管（pFET）结构的方法的一个实施例。该方法包括：在半导体衬底上形成掩模层，掩模层包括开口，开口露出半导体衬底的半导体区；通过掩模层的开口对半导体衬底执行n型掺杂物的离子注入，在半导体区内形成n型阱（n阱）；以及穿过掩模层的开口对半导体衬底执行锗（Ge）沟道注入，在n阱中形成Ge沟道注入区。

【技术实现步骤摘要】
提升MOSFET性能和NBTI的方法和结构交叉参考本申请要求2012年10月15日提交的标题为“MethodAndStructuretoBoostMOSFETPerformanceAndNBTI”的美国临时专利申请第61/713,942号的优先权，其内容完全结合于此作为参考。
本专利技术总的来说涉及集成电路，更具体地，涉及提升MOSFET性能和NBTI的方法和结构。
技术介绍
集成电路已发展到具有诸如32nm、28nm和20nm的更小部件尺寸的先进技术。在这些先进的技术中，场效应晶体管（FET）包括三维晶体管，每一个晶体管都具有用于提高器件性能的鳍状FET（FinFET）结构。在FET中，栅极堆叠件包括用作金属电极的金属和用作栅极电介质的高k介电材料。然而，现有的方法和结构在器件的性能和可靠性方面还有各种问题和缺点。例如，电荷散射是在与金属电极和高k栅极电介质相关联的亚40nm技术中限制FET的迁移率和可扩缩性的因素。在另一个实例中，在成本和性能方面，三维FinFET结构是复杂且昂贵的。其他实例包括不良的短沟道效应以及由掺杂物波动引起的失配和变化。因此，为了提高性能和降低制造成本，需要解决这些问题的FET器件的结构和方法。
技术实现思路
根据本专利技术的一个方面，提供了一种形成p型场效晶体管（pFET）结构的方法，包括：在半导体衬底上形成掩模层，掩模层包括开口，开口露出其中的半导体衬底的半导体区；穿过掩模层的开口对半导体衬底执行n型掺杂物的离子注入，在半导体区内形成n型阱（n阱）；以及穿过掩模层的开口对半导体衬底执行锗（Ge）沟道注入，在n阱中形成Ge沟道注入区。优选地，该方法还包括：在半导体衬底内形成多个浅沟槽隔离（STI）部件，从而通过STI部件限定与其他半导体区分隔的半导体区。优选地，该方法还包括：在形成n阱并且执行Ge沟道注入后，去除掩模层。优选地，该方法还包括：在半导体衬底上和半导体区内形成栅极堆叠件；以及在n型阱内形成p型掺杂物的源极部件和漏极部件并且栅极堆叠件夹置在源极部件和漏极部件之间。优选地，栅极堆叠件包括具有高k介电材料的栅极电介质和具有金属材料的栅电极。优选地，通过先栅极工艺和后栅极工艺中的一种工艺形成栅极堆叠件。优选地，掩模层包括选自由氧化硅、氮化硅、氮氧化硅和它们的组合所组成的组中的介电材料。优选地，掩模层包括光刻胶材料。优选地，形成掩模层包括：在半导体衬底上沉积掩模材料薄膜；以及通过光刻工艺来图案化掩模材料薄膜以形成具有开口的掩模层。优选地，执行Ge沟道注入包括：以范围在约2KeV至约15KeV之间的偏置功率，使用Ge掺杂物来执行Ge离子注入工艺。优选地，执行Ge沟道注入包括：以范围在约5×1014/cm2至1016/cm2之间的掺杂剂量，使用Ge掺杂物来执行Ge离子注入工艺。根据本专利技术的另一方面，提供了一种方法，包括：在半导体衬底内形成多个浅沟槽隔离（STI）部件，从而通过STI部件限定半导体衬底内与其他半导体区分隔的半导体区；在半导体衬底上形成掩模层，图案化掩模层以形成露出半导体区的开口；穿过掩模层的开口对半导体衬底执行n型掺杂物的第一离子注入，在半导体区内形成n型阱（n阱）；以及穿过掩模层的开口对半导体衬底执行锗（Ge）的第二离子注入，在n阱内形成Ge沟道注入区。优选地，该方法还包括：在半导体衬底上和半导体区内形成栅极堆叠件；以及在n阱内形成p型掺杂物的源极部件和漏极部件并且栅极堆叠件夹置在源极部件和漏极部件之间。优选地，栅极堆叠件包括具有高k介电材料的栅极电介质和具有金属材料的栅电极。优选地，形成掩模层包括：在半导体衬底上沉积掩模材料；以及通过光刻工艺来图案化掩模材料以形成具有开口的掩模层。优选地，掩模材料包括介电材料和光刻胶材料中的一种。优选地，执行Ge沟道注入包括：以范围在约2KeV至约15KeV之间的偏置功率以及范围在约5×1014/cm2至1016/cm2之间的掺杂剂量，使用Ge掺杂物来执行Ge离子注入工艺。根据本专利技术的又一方面，提供了一种p型场效晶体管（pFET）结构，包括：具有n型掺杂物的n阱，形成在半导体衬底内；沟道区，形成在n阱内；栅极堆叠件，形成在沟道区上；源极部件和漏极部件，形成在n阱内并且沟道区夹置在源极部件和漏极部件之间；以及其中，沟道区包括原子浓度小于约3%的锗（Ge）。优选地，沟道区在垂直于半导体衬底的方向上具有不均匀的Ge掺杂浓度，其中，最大的Ge掺杂浓度远离半导体衬底的顶面；以及平均Ge掺杂浓度在约4×1020/cm3至约1.5×1022/cm3之间的范围内。优选地，栅极堆叠件包括高k介电材料层和位于高k介电材料层上的金属层。附图说明当参照附图阅读时，根据以下详细描述最好理解本专利技术的方面。需要强调的是，根据工业的标准惯例，各种部件没有按照比例绘制。事实上，为了清楚地讨论，可任意增大或减小各个部件的尺寸。图1至图4是根据一个或多个实施例的处于各个制造阶段的半导体结构的截面图；图5是根据一个实施例中的本专利技术的各个方面制造图4中的半导体结构的方法的流程图。具体实施方式应该理解，为了实现各个实施例的不同特征，以下专利技术提供了许多不同的实施例或实例。下文描述了部件和配置的具体实例以简化本专利技术。当然，这些只是实例并不用于限制。此外，本专利技术可在各个实例中重复参考数字和/或字母。这种重复是为了简化和清楚但其自身并不表明所讨论的各个实施例和/或配置之间的关系。而且，在下文的描述中，第一部件形成在第二部件上方或第二部件上可包括第一部件和第二部件形成为直接接触的实施例，并且还可包括在第一部件和第二部件之间形成附加的部件使得第一部件和第二部件不直接接触的实施例。图1至图4是根据一个或多个实施例的处于各个制造阶段的半导体结构100的截面图。在一个实施例中，半导体结构100包括一个或多个场效晶体管（FET）。参照图1，半导体结构100包括半导体衬底110。半导体衬底110包括硅。可选地，衬底包括锗、硅锗或其他适合的半导体材料。在另一个实施例中，半导体衬底110包括通过适合技术（诸如被称为注氧隔离（SIMOX）的技术）形成的用于隔离的隐埋介电材料层。在一些实施例中，衬底110可以是诸如绝缘体上硅（SOI）的绝缘体上半导体。各个浅沟槽隔离（STI）部件112形成在半导体衬底110中，并且限定了诸如半导体区114a和114b的各个半导体区（或有源区）114。通过STI部件112将半导体区114相互分隔和隔离。在一个实例中，半导体衬底110的顶面和STI部件112的顶面可以是共面的，得到共有的顶面。在一个实施例中，形成STI部件112包括：形成具有限定STI部件112的区域的开口的硬掩模；通过硬掩模的开口来蚀刻半导体衬底110以形成沟槽；沉积介电材料以填充沟槽；以及执行化学机械抛光（CMP）工艺。作为用于说明的一个实施例，STI部件112的深度在约30nm至约250nm之间的范围内。在一个实施例中，形成STI部件112还包括在CMP后去除硬掩模。在另一个实施例中，硬掩模包括通过热氧化形成的氧化硅层和通过化学汽相沉积（CVD）形成在氧化硅层上的氮化硅。在又一个实施例中，在CMP工艺后去除硬掩模。在另一个实施例中，沉积介电材料还包括热氧化沟槽，然后通过CVD工艺用诸如氧化硅本文档来自技高网...

【技术保护点】
一种形成p型场效晶体管（pFET）结构的方法，所述方法包括：在半导体衬底上形成掩模层，所述掩模层包括开口，所述开口露出其中的所述半导体衬底的半导体区；穿过所述掩模层的所述开口对所述半导体衬底执行n型掺杂物的离子注入，在所述半导体区内形成n型阱（n阱）；以及穿过所述掩模层的所述开口对所述半导体衬底执行锗（Ge）沟道注入，在所述n阱中形成Ge沟道注入区。

【技术特征摘要】
2012.10.15 US 61/713,942;2013.02.22 US 13/774,6631.一种形成p型场效晶体管(pFET)结构的方法，所述方法包括：在半导体衬底上形成掩模层，所述掩模层包括开口，所述开口露出其中的所述半导体衬底的半导体区；穿过所述掩模层的所述开口对所述半导体衬底执行n型掺杂物的离子注入，在所述半导体区内形成n型阱(n阱)；以及穿过所述掩模层的所述开口对所述半导体衬底执行锗(Ge)沟道注入，在所述n型阱中形成Ge沟道注入区，其中最大的Ge掺杂浓度远离所述半导体衬底的顶面。2.根据权利要求1所述的形成p型场效晶体管结构的方法，还包括：在所述半导体衬底内形成多个浅沟槽隔离(STI)部件，从而通过浅沟槽隔离部件限定与其他半导体区分隔的半导体区。3.根据权利要求1所述的形成p型场效晶体管结构的方法，还包括：在形成所述n型阱并且执行所述锗沟道注入后，去除所述掩模层。4.根据权利要求1所述的形成p型场效晶体管结构的方法，还包括：在所述半导体衬底上和所述半导体区内形成栅极堆叠件；以及在所述n型阱内形成p型掺杂物的源极部件和漏极部件并且所述栅极堆叠件夹置在所述源极部件和所述漏极部件之间。5.根据权利要求4所述的形成p型场效晶体管结构的方法，其中，所述栅极堆叠件包括具有高k介电材料的栅极电介质和具有金属材料的栅电极。6.根据权利要求4所述的形成p型场效晶体管结构的方法，其中，通过先栅极工艺和后栅极工艺中的一种工艺形成所述栅极堆叠件。7.根据权利要求1所述的形成p型场效晶体管结构的方法，其中，所述掩模层包括选自由氧化硅、氮化硅、氮氧化硅和它们的组合所组成的组中的介电材料。8.根据权利要求1所述的形成p型场效晶体管结构的方法，其中，所述掩模层包括光刻胶材料。9.根据权利要求1所述的形成p型场效晶体管结构的方法，其中，形成所述掩模层包括：在所述半导体衬底上沉积掩模材料薄膜；以及通过光刻工艺来图案化所述掩模材料薄膜以形成具有所述开口的掩模层。10.根据权利要求1所述的形成p型场效晶体管结构的方法，其中，执行所述Ge沟道注入包括：以范围在2KeV至15KeV之间的偏置功率，使用Ge掺杂物来执行Ge离子注入工艺。11.根据权利要求1所述的形成p型场效晶体管结构的方法，其中，执行所述Ge沟道注入包括：以范围在5×1014/cm2至1016/cm2之间的掺杂剂量...

【专利技术属性】
技术研发人员：庄学理，陈柏年，吴伟成，杨宝如，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：台湾;71