本发明专利技术揭示一种半导体装置，该装置包含一半导体元件具有一第一表面、与该第一表面相对的一第二表面，以及设置于该半导体元件上之一导电孔。该半导体元件包含一晶粒、设置于该第一表面上的一第一线路层、以及设置于该半导体元件之第二表面上的一第二线路层。该导电孔自该第二表面延伸且电连接该第一线路层与第二线路层，其中该导电孔两端之孔径尺寸不同且该晶粒可透过该导电孔与另一半导体装置电连接。
【技术实现步骤摘要】
【专利摘要】本专利技术揭示一种半导体装置，该装置包含一半导体元件具有一第一表面、与该第一表面相对的一第二表面，以及设置于该半导体元件上之一导电孔。该半导体元件包含一晶粒、设置于该第一表面上的一第一线路层、以及设置于该半导体元件之第二表面上的一第二线路层。该导电孔自该第二表面延伸且电连接该第一线路层与第二线路层，其中该导电孔两端之孔径尺寸不同且该晶粒可透过该导电孔与另一半导体装置电连接。【专利说明】
本专利技术系关于一种，特别是关于一种可堆迭成为一三维层迭结构的晶圆级晶片封装及其制造方法。
技术介绍
三维积体电路(3D IC)包含具有两层以上的主动半导体元件(例如垂直堆迭与连结)以形成一积体电路。3D IC技术的价值在于，在更小的面积下提供更多以及更快的运算功能及处理速度(例如，较短的垂直电连接可以减缓延迟)。目前多种3D IC的型态已被开发，包含晶粒对晶粒堆迭、晶粒对晶圆堆迭、以及晶圆对晶圆堆迭。在一般3D IC技术中，电路元件(亦即积体电路)建构于两个以上的基板，并经由封装形成一积体电路单元。一般而言，垂直的电连接藉由娃穿孔(through silicon vias, TSVs)将位于不同基板上的电路导通。堆迭的晶粒将再经过封装完成I/O的设计，以提供外界与该3D IC的讯号窗口。本专利技术揭露一种改良的结构以及一种制作该结构的方法，以达成在晶粒或晶圆的两相对表面建构重分配布线(RDL)以的目的。本专利技术之
技术实现思路
及技术特点已揭示如上，然而熟悉本项技术之人士仍可能基于本专利技术之教示及揭示而作种种不背离本专利技术精神之替换及修饰。因此，本专利技术之保护范围应不限于实施例所揭示者，而应包括各种不背离本专利技术之替换及修饰，并为以下之申请专利范围所涵盖。
技术实现思路
本专利技术一实施例提供一种半导体装置，该装置包含一半导体元件具有一第一表面、与第一表面相对的一第二表面，以及设置于该半导体兀件上之一导电孔。该半导体兀件包含一晶粒、设置于该第一表面上的一第一线路层、以及设置于该半导体兀件之第二表面上的一第二线路层。该导电孔自该第二表面延伸且电连接该第一线路层与第二线路层，其中导电孔两端之孔径尺寸不同且该晶粒可透过导电孔与另一半导体装置电性连接。本专利技术另一实施例提供一种制造一半导体装置的方法，该方法包含提供一半导体元件，其中，半导体元件具有一第一表面、与第一表面相对的一第二表面，以及形成一导电孔于半导体元件中以供晶粒与另一半导体装置电性连接。该半导体元件包含一晶粒、设置于第一表面上的一第一线路层、以及设置于第二表面上的一第二线路层，该导电孔自该第二表面延伸且电连接该第一线路层与该第二线路层，其中，该导电孔两端之孔径尺寸不同。上文已相当广泛地概述本揭露内容之技术特征及优点，俾使下文之本揭露详细描述得以获得较佳了解。构成本揭露内容之申请专利范围标的之其它技术特征及优点将描述于下文。本揭露内容所属
中具有通常知识者应了解，可相当容易地利用下文揭示之概念与特定实施例可作为修改或设计其它结构或制程而实现与本揭露内容相同之目的。本揭露内容所属
中具有通常知识者亦应了解，这类等效建构无法脱离后附之申请专利范围所界定之本揭露内容的精神和范围。【专利附图】【附图说明】图1依据本专利技术实施例显示一半导体封装结构；图2依据本专利技术另一实施例显示一半导体封装结构；图3依据本专利技术另一实施例显示一半导体封装结构；图4依据本专利技术一实施例显示扇出型的一半导体封装结构；图5依据本专利技术一实施例显示扇出型的一半导体封装结构；图6依据本专利技术一实施例显示扇出型的一半导体封装结构；图7依据本专利技术一实施例显示具有干膜的一半导体封装结构；图8依据本专利技术另一实施例显示具有干膜的一扇出型半导体封装结构；图9依据本专利技术之实施例显示一半导体封装堆迭结构；以及图10依据本专利技术之实施例显示一扇出型半导体封装堆迭结构。【主要元件符号说明】10半导体装置IOA 半导体装置IOB 半导体装置11 晶粒111 第一表面112 第二表面114 第一线路层115 第二线路层116 外接端子131 导电孔131A 锥体部131B 圆筒部20半导体装置20A 半导体装置20B 半导体装置21封胶体30A 半导体装置30B 半导体装置【具体实施方式】图1根据本专利技术一实施例显示一半导体装置10，该装置具有一半导体元件以及一设置于该半导体元件上之导电孔131。其中，半导体元件具有一第一表面111、与第一表面111相对的一第二表面112,并且包括一晶粒11、一设置于第一表面111上的第一线路层114、以及设置于半导体元件之第二表面112上的第二线路层115。其中第一、第二线路层114、115可为重置线路层(redistribution layer, RDL)。该导电孔131设置于该晶粒11中，自该第二表面112向 该第一表面111延伸且电连接该第一线路层114与该第二线路层115。该导电孔131两端之孔径尺寸不同且该晶粒11可透过该导电孔131与另一半导体装置(未显示)电连接。图2根据本专利技术另一实施例显示一半导体装置10A。该半导体装置IOA的结构与图1的半导体装置10相近，仅多了置放于第一线路层114与第二线路层115的外部连接端子116。本实施例中，该外部连接端子116可为，但不限定于，一锡球。该外部连接端子116可以置放在第一线路层114上、第二线路层115上、或上述两者之上。该半导体装置IOA上的导电孔131具有一锥体部131A，具体地说，靠近该第二线路层115 —端导电孔131的尺寸大于靠近该第一线路层114 一端导电孔131A的尺寸。本实施例中该外部连接端子116的数目并不固定，该数目可以依照三维堆迭结构的设计而调整。于另一实施例中，该导电孔131包含导电材料，例如但不限于铜、锡、铅锡合金、或上述之组合。该导电材料可以填满该导电孔131、涂覆于该导电孔131的侧壁上，或以金属球体型态置设于导电孔131内，只要能够在第一线路层114与第二线路层115间形成一导电通路的导电材料填充型态都涵盖在本专利技术的范围中。图3根据本专利技术另一实施例显示一半导体装置10B。图3的导电孔131包含一锥体部13IA以及一圆筒部131B。该导电孔131的不同部分可由相同方法或不同方法形成。在本实施例中，一紫外光激光穿孔模式用于形成该锥体部131A，而一紫外光激光扫瞄模式用于形成该圆筒部131B。其它蚀刻制程，例如湿蚀刻、干蚀刻、或反应式离子蚀刻亦包含在本专利技术的范围内。图4根据本专利技术一实施例显示一半导体装置20，该装置20具有一半导体元件以及一设置于该半导体兀件上之导电孔131。该半导体兀件具有一第一表面111、与该第一表面111相对的一第二表面112,并且包括一晶粒11、一设置于该第一表面111上的第一线路层114、设置于该半导体元件之第二表面112上的第二线路层115、以及邻近该晶粒11部分表面的封胶体21。其中该第一、第二线路层114、115可为重置线路层(redistributionlayer，RDL)。图4的剖面图中，该晶粒11有三个表面皆与该封胶体21邻接。该导电孔131设置于该封胶体21中，自该第二表面112向该第一表面111延伸且电连接该第一线路层114与该第二线路层115。该导电孔13本文档来自技高网...
【技术保护点】
一种半导体装置，该装置包含：一半导体元件，具有一第一表面以及与该第一表面相对的一第二表面，该半导体元件包含：一晶粒；一第一线路层，设置于该半导体元件之第一表面上；以及一第二线路层设置于该半导体元件之第二表面上；以及一设置于该半导体元件上之导电孔，该导电孔自该第二表面延伸且电连接该第一线路层与第二线路层，其中该晶粒可透过该导电孔与另一半导体装置电连接。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：廖宗仁，
申请(专利权)人：南茂科技股份有限公司，
类型：发明
国别省市：台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。