本发明专利技术涉及抗单离子辐照集成电路，为设计出更小尺寸和更低功耗的具有抗单离子辐照能力的锁存器，为达到上述目的，本发明专利技术采用的技术方案是，小尺寸低功耗的抗单离子辐照锁存器，由2个开关、三个反相器构成，第一个开关经第一个反相器连接到第二个反相器，第一个开关经第二个开关、第三个反相器连接到第二个反相器，第一个反相器中PMOS型晶体管的栅极命名为E节点，第一个反相器中NMOS型晶体管的栅极命名为F节点，第三个反相器中PMOS型晶体管的栅极命名为G节点，第三个反相器中NMOS型晶体管的栅极命名为H节点。本发明专利技术主要应用于抗单离子辐照集成电路的设计制造。
【技术实现步骤摘要】
小尺寸低功耗的抗单离子辐照锁存器
本专利技术涉及抗单离子辐照集成电路，尤其涉及到抗单离子辐照的基本数字电路单元、小尺寸低功耗的抗单离子辐照锁存器。随着航天事业和核能技术的发展，无论是地球气象卫星、月球卫星、未来的火星探索和国防建设都离不开具有抗辐射性能的集成电路，特别涉及ー种应用于TD1-Cis的时域累加方法及累加器。技术背景无论在航天工程、国防建设都需要具有抗辐射性能的集成电路，随着这这些行业的不断发展，对于抗辐照的集成电路提出来更高的要求。对于专用的抗辐照集成电路エ艺来说，具有成本高、エ艺落后的缺点。而基于设计方法的抗辐照集成电路，不仅可以有效地控制成本，而且可以使用当前较为先进的集成电路生产エ艺。现有技术还不能很好的达到上述要求。
技术实现思路
为克服现有技术的不足，本专利技术g在设计出更小尺寸和更低功耗的具有抗单离子辐照能力的锁存器，为达到上述目的，本专利技术采用的技术方案是，小尺寸低功耗的抗单离子辐照锁存器，由2个开关、三个反相器构成，第一个开关经第一个反相器连接到第二个反相器，第一个开关经第二个开关、第三个反相器连接到第二个反相器，第一个反相器中PMOS型晶体管的栅极命名为E节点，第一个反相器中NMOS型晶体管的栅极命名为F节点，第三个反相器中PMOS型晶体管的栅极命名为G节点，第三个反相器中NMOS型晶体管的栅极命名为H节点，在节点X和节点E之间增加ー个PMOS型晶体管，所述ー个PMOS型晶体管的源极接在节点X，所述ー个PMOS型晶体管的漏极接节点E，所述ー个PMOS型晶体管的栅极接地。在节点X和节点F之间增加ー个NMOS型晶体管，所述ー个NMOS型晶体管的源极接在节点X，所述ー个NMOS型晶体管的漏极接在节点F，所述ー个NMOS型晶体管的栅极接地；在节点Y和节点G之间增加另ー个PMOS型晶体管，所述另ー个PMOS型晶体管的源极接在节点Y，所述另ー个PMOS型晶体管的漏极接G节点，所述另ー个PMOS型晶体管的栅极接地；在节点Y和节点H之间增加另ー个NMOS型晶体管，所述另ー个NMOS型晶体管的源极接在节点Y，所述另ー个NMOS型晶体管的漏极接H节点，所述另ー个NMOS型晶体管的栅极接地。当第一、第三反相器原有的PMOS型晶体管的宽长比为0.8/0.18um或者0.4/0.18um吋，所述ー个PMOS型晶体管与第三个反相器原有的PMOS型晶体管宽长比为0.18/0.8um ;所述ー个NMOS型晶体管与第三个反相器原有的NMOS型晶体管宽长比为0.18/0.8um。本专利技术具备下列技术效果:本专利技术通过增加2个NOMS晶体管和2个PMOS晶体管，因而本专利技术提出的锁存器的具有抗单离子辐照的能力，而且面积和功耗都有显著地降低。【附图说明】图1通用锁存器的电路原理图。图2抗辐照锁存器的电路原理图。【具体实施方式】通用的锁存器不具有抗单离子辐照的能力。如图1所示，是ー款通用锁存器的电路原理图，它由两个CMOS开关和三个反相器组成。该锁存器的输入端是D，其后接ー个CMOS开关I，开关I的另一端接在一个反相器I的输入端，反相器I的输出端、反相器2的输入端和反相器3的输入端连接在一起，形成节点Y。反相器2的输出端是锁存器的输出端Q。反相器3的输出端接CMOS型开关2，开关2的另一端接在反相器2的输入端，形成节点X。开关I和开关2是由一个NMOS晶体管和PMOS晶体管组成。开关I中NMOS晶体管的棚极接CLOCK信号，PMOS晶体管栅极接CLOCK的反相信号。开关2中NMOS晶体管的栅极接CLOCK的反相信号，PMOS晶体管栅极接CLOCK信号。当CLOCK为高电平，开关I打开，开关2关闭，输出端Q的信号等于输入端D上的信号。当CLOCK由高电平转换为低电平，开关I从闭合状转为断开，开关2由断开转为闭合，输出端Q的信号只取决于CLOCK由高电平转换为低电平时输入端D的信号。当CLOCK处于低电平时，反相器I和反相器3组成反馈回路，如果没有单离子或其他外界的干扰，输出端Q的信号不会发生变化。当CLOCK处于低电平时，单离子打在节点X或节点Y，很容易造成锁存器状态的反转，同时也造成输出端Q发生反转。锁存器存储的信号发生变化，有可能造成集成电路功能的紊乱。为了避免单离子引起锁存器状态的反转，需要对通用锁存器进行抗辐照加固。为了使锁存器具有抗辐照的性能，需要对通用锁存器进行抗辐照加固。如图2所示，是加固后的锁存器。它与通用锁存器的结构相比，多了 2个NOMS晶体管和2个PMOS晶体管。反相器I中PMOS型晶体管PMl的栅极命名为E节点，反相器I中NMOS型晶体管匪I的栅极命名为F节点，反相器3中PMOS型晶体管PMl的栅极命名为G节点，反相器3中NMOS型晶体管匪I的栅极命名为H节点。在节点X和节点E之间加ー个PMOS型晶体管PM4，PM4的源极接在节点X，PM4的漏极接节点E，PM4的栅极接地。在节点X和节点F之间加ー个NMOS型晶体管NM4，NM4的源极接在节点X，NM4的漏极接在节点F，NM4的栅极接地。在节点Y和节点G之间加ー个PMOS型晶体管PM5，PM5的源极接在节点Y，PM5的漏极接G节点，PM5的栅极接地。在节点Y和节点H之间加ー个NMOS型晶体管匪5，匪5的源极接在节点Y，匪5的漏极接H节点，匪5的栅极接地。其中PM4、NM4、PM5和匪5实际上是起到电阻的作用。节点X上发生单离子瞬态，由于PM4和NM4的延迟作用，不会影响节点Y的电平，因此输出Q不会发生变化。同理，如果节点Y发生单离子瞬态，节点X的电平状态不会发生变化，输出端Q之后发生单离子瞬态，而不会出现单离子翻转。如果E节点为高电平，单离子打击在E节点，因为PM4是PMOS型晶体管，不会出现单离子瞬态。如果E节点为低电平，单离子打击在E节点，会出现单离子瞬态，由于PM4的存在，不会造成F节点发生单离子瞬态。E节点的单离子瞬态只会造成晶体管PMl短暂地关闭，不会造成节点Y状态发生变化，输出状态Q也不会发生变化。如果F节点为低电平，单离子打击在F节点，因为NM4是NMOS型晶体管，节点F不会出现单离子瞬态。如果F节点为高电平，单离子打击在F节点，F节点会出现单离子瞬态，由于NM4的存在，不会造成E节点发生单离子瞬态。F节点的单离子瞬态，只会造成晶体管匪I短暂地关闭，不会造成节点Y状态发生变化，输出状态Q也不会发生变坏。同理，单离子打击在G节点或H节点，锁存器的输去Q不会发生单离子翻转。为了尽可能地避免单离子引起的单离子翻转，晶体管PM4、NM4、PM3和匪3的宽长比(W/L)要尽可能地小，对于特定的エ艺，宽度W有最小值，为了减小宽长度(W/L)，必须增加长度し为了减小晶体管的面积和提高锁存器的速度，需要减小晶体管PM4、NM4、PM3和匪3的宽长比(W/L)。对于ISOnm集成电路エ艺，以下晶体管參数可以屏蔽大部分的单离子辐照:晶体管PMl和PM3的宽为0.8-1.0um,晶体管PMl和PM3的长为0.18-0.20um，PMl和PM3的最佳宽长比为0.8/0.18 ;晶体管匪I和匪3的宽为0.4-0.5um,晶体管匪I和匪3的长为0.18-0.20um，NMl和NM3的最佳宽长比为0.4/0.18 ;晶体管PM4、PM5、NM4和NM5本文档来自技高网...
【技术保护点】
一种小尺寸低功耗的抗单离子辐照锁存器，由2个开关、三个反相器构成，第一个开关经第一个反相器连接到第二个反相器，第一个开关经第二个开关、第三个反相器连接到第二个反相器，第一个反相器中PMOS型晶体管的栅极命名为E节点，第一个反相器中NMOS型晶体管的栅极命名为F节点，第三个反相器中PMOS型晶体管的栅极命名为G节点，第三个反相器中NMOS型晶体管的栅极命名为H节点，其特征是，在节点X和节点E之间增加一个PMOS型晶体管，所述一个PMOS型晶体管的源极接在节点X，所述一个PMOS型晶体管的漏极接节点E，所述一个PMOS型晶体管的栅极接地。在节点X和节点F之间增加一个NMOS型晶体管，所述一个NMOS型晶体管的源极接在节点X，所述一个NMOS型晶体管的漏极接在节点F，所述一个NMOS型晶体管的栅极接地；在节点Y和节点G之间增加另一个PMOS型晶体管，所述另一个PMOS型晶体管的源极接在节点Y，所述另一个PMOS型晶体管的漏极接G节点，所述另一个PMOS型晶体管的栅极接地；在节点Y和节点H之间增加另一个NMOS型晶体管，所述另一个NMOS型晶体管的源极接在节点Y，所述另一个NMOS型晶体管的漏极接H节点，所述另一个NMOS型晶体管的栅极接地。...
【技术特征摘要】
1.ー种小尺寸低功耗的抗单离子辐照锁存器，由2个开关、三个反相器构成，第一个开关经第一个反相器连接到第二个反相器，第一个开关经第二个开关、第三个反相器连接到第二个反相器，第一个反相器中PMOS型晶体管的栅极命名为E节点，第一个反相器中NMOS型晶体管的栅极命名为F节点，第三个反相器中PMOS型晶体管的栅极命名为G节点，第三个反相器中NMOS型晶体管的栅极命名为H节点，其特征是，在节点X和节点E之间增加一个PMOS型晶体管，所述ー个PMOS型晶体管的源极接在节点X，所述ー个PMOS型晶体管的漏极接节点E，所述ー个PMOS型晶体管的栅极接地。在节点X和节点F之间增加ー个NMOS型晶体管，所述ー个NMOS型晶体管的源极接在节点X，所述ー个NMOS型晶体管的漏极接在节点F，所述ー个NMOS型晶体管的栅极接地；在节点Y和节点G之间增加另ー个PMOS型晶体管，所述另ー个PMOS型晶体管的源极接在节点Y，所述另ー个PMOS型晶体管的漏极接G节点，所述...
【专利技术属性】
技术研发人员：杨玉红，胡燕翔，徐江涛，
申请(专利权)人：天津市晶奇微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。