具有内埋元件的多层线路板结构及制造方法技术

本发明专利技术公开一种具有内埋元件的多层线路板结构及制造方法。制造方法包括：提供具有第一表面及第一对位标记的基板。设置半导体元件于基板上。形成介电层于基板上，介电层覆盖半导体元件且具有第二表面及第二对位标记。各第二对位标记对应各半导体元件设置。分别以第一及第二对位标记做对位基准形成第一及第二导通孔群组，第一导通孔群组包括由第二表面延伸至第一表面的多个第一导通孔。第二导通孔群组包括多个由第二表面延伸至半导体元件上的多个第二导通孔。形成导线群组于第二表面上。两阶段图案化导线群组以分别形成彼此连接的第一及第二导线群组。

Multilayer circuit board structure with embedded element and manufacturing method thereof

The invention discloses a multilayer circuit board structure with an embedded element and a manufacturing method thereof. The manufacturing method includes providing a substrate having a first surface and a first contraposition mark. A semiconductor element is disposed on the substrate. A dielectric layer is formed on the substrate, the dielectric layer covers the semiconductor element and has a second surface and a two alignment mark. Each of the second contraposition marks corresponds to each semiconductor element. The first and two vias group are formed by the first and two alignment marks, respectively, and the first through Kong Qun group comprises a plurality of first through holes extending from the second surface to the first surface. The second through hole group includes a plurality of second through holes extending from the second surface to the semiconductor element. A wire group is formed on the second surface. The two stage patterning the wire groups to form first and two wire groups that are connected to each other.

【技术实现步骤摘要】

本专利技术涉及一种线路板结构及制造方法，且特别是涉及一种具有内埋元件的多层线路板结构及其制造方法。
技术介绍
在半导体产业中，芯片构装的目的在于防止裸芯片受到湿气、热量及杂讯的影响，并提供裸芯片与外部电路之间电连接的媒介。近年来，随着电子技术的日新月异以及高科技电子产品的不断整合与创新，传统半导体构装技术已经无法满足产品功能与成本需求。目前，半导体构装技术已朝向将芯片整合至线路基板中的趋势迈进，以使整个构装面积及体积大幅度缩小，达到电子产品轻薄短小化、高功能化、高速化及高密度化的需求。现有内埋元件线路板的技术会预先将内埋元件设置在载板(carrier)上，再将内埋元件、其所依附的载板及接合用的介电层对位后，以激光进行导电通孔(conductivevia)制作工艺，以制作出多个深度相同的导电通孔来电连接这些内埋元件，如此重复制作多层线路层，最后再移除载板，使内埋元件与介电层的有源表面共平面。如此的制作工艺不仅步骤繁复，而且，从线路板的表面以激光钻孔容易造成激光偏移或对位上的误差。尤其是，当线路板内的内埋元件或线路层数较多时，导电通孔的对位效果愈不理想，因此降低了线路板的制作良率。因此，如何将元件内埋于线路板中且可避免现有技术所产生的种种问题，已成为当前的关键技术。
技术实现思路
本专利技术的目的在于提供一种具有内埋元件的多层线路板结构的制造方法，其可简化制作工艺，且可提升导通孔的对位精准度以及提高生产良率。本专利技术的再一目的提供一种具有内埋元件的多层线路板结构，其制作工艺较为简单，且其导通孔的对位精准度较高，更具有较高的生产良率。为达上述目的，本专利技术提出一种具有内埋元件的多层线路板结构的制造方法，其包括下列步骤。提供一基板，基板具有一第一表面及位于第一表面上的至少一第一对位标记。设置至少一半导体元件于基板上。形成一第一介电层于基板上，其中第一介电层覆盖半导体元件且具有一第二表面及位于第二表面的至少一第二对位标记。各第二对位标记的位置对应各半导体元件设置。以第一对位标记做对位基准形成至少一第一导通孔群组。第一导通孔群组包括多个第一导通孔，各第一导通孔由第二表面延伸至第一表面。以第二对位标记做对位基准形成至少一第二导通孔群组。第二导通孔群组包括多个第二导通孔，各第二导通孔由第二表面延伸至半导体元件的一上表面。形成一导线群组于第二表面上。两阶段图案化导线群组以 分别形成彼此连接的一第一导线群组及一第二导线群组。本专利技术还提出一种具有内埋元件的多层线路板结构，其包括一基板、至少一半导体元件、一第一介电层、至少一第一导通孔群组、至少一第二导通孔群组及一图案化导线群组。基板具有一第一表面及位于第一表面上的至少一第一对位标记。半导体元件设置于基板上。第一介电层形成于基板上并覆盖半导体兀件。第一介电层具有一第二表面及位于第二表面的至少一第二对位标记，或至少一在半导体元件上之第二对位标记可由第一介电层透视。各第二对位标记的位置对应各半导体元件设置。第一导通孔群组对应第一对位标记设置。第一导通孔群组包括多个第一导通孔。各第一导通孔由第二表面延伸至第一表面。第二导通孔群组对应第二对位标记设置。第二导通孔群组包括多个第二导通孔。各第二导通孔由第二表面延伸至半导体元件的一上表面。图案化导线群组连接另一图案化导线群组及第一导通孔的至少其中之一及第二导通孔的至少其中之一。在本专利技术的一实施例中，上述的基板的第一表面具有多个第一接垫，第一导通孔连接对应的第一接垫。在本专利技术的一实施例中，上述的半导体元件的上表面具有多个第二接垫，第二导通孔连接对应的第二接垫。在本专利技术的一实施例中，上述的各第一导通孔具有一第一高度，各第一导通孔的高度等或不等各第二导通孔的高度。在本专利技术的一实施例中，上述的两阶段图案化导线群组以分别形成彼此连接的第一导线群组及第二导线群组的步骤包括:以第一对位标记做对位基准曝光导线群组，以形成一第一曝光导线图案，第一曝光导线图案的一端连接第一导通孔的至少其中之一。以第二对位标记做对位基准曝光导线图案以形成一第二曝光导线图案。第二曝光导线图案的一端连接第二导通孔的至少其中之一，且第一及第二曝光导线图案彼此连接。显影导线群组以形成第一导线群组及第二导线群组。在本专利技术的一实施例中，上述的第一导线群组包括至少一第一端点接垫及至少一第一导线。第一导线连接第一端点接垫及第一导通孔的至少其中之一。第二导线群组包括至少一第二端点接垫及至少一第二导线。第二导线连接第二端点接垫及第二导通孔的至少其中之一。第一端点接垫与第二端点接垫至少部分重合。在本专利技术的一实施例中，上述的半导体元件包括有源元件、无源元件、芯片尺寸封装元件(Chip Scale Package, CSP)、电路板或其任一组合。在本专利技术的一实施例中，上述的形成第一导通孔群组及第二导通孔群组的方式包括激光钻孔。在本专利技术的一实施例中，上述的半导体元件及对应的第二对位标记的数量皆为多个，半导体元件包括一第一半导体元件及一第二半导体元件，第一半导体元件的高度等或不等于第二半导体元件的高度。在本专利技术的一实施例中，上述的部分的第二导通孔由第二表面延伸至第一半导体元件的上表面，部分的第二导通孔由第二表面延伸至第二半导体元件的上表面。在本专利技术的一实施例中，上述的设置半导体元件于基板上的步骤包括:电性配置第一半导体元件于基板的第一表面上。形成一第二介电层于第一表面上，且第二介电层包覆至少部分该第一半导体元件。电性配置第二半导体元件于第二介电层上。在本专利技术的一实施例中，上述的图案化导线群组包括一第一导线群组及一第二导线群组。第一导线群组包括至少一第一端点接垫及至少一第一导线。第一导线连接第一端点接垫及第一导通孔的至少其中之一。第二导线群组包括至少一第二端点接垫及至少一第二导线。第二导线连接第二端点接垫及第二导通孔的至少其中之一，其中第一端点接垫与第二端点接垫至少部分重合。基于上述，本专利技术将具有内埋元件的多层线路板结构上的多个导通孔以高度做分类，并将同一群组的多个导通孔以激光钻孔一次形成。如此，即可在具有内埋元件的多层线路板结构堆叠完成后，一起形成多个不同高度的导通孔群组，省去了现有繁复的制作工艺步骤。此外，各个导通孔群组还分别以各自的对位标记做对位基准来进行对位。并以两阶段图案化的方式，分别以对应的对位标记做对位基准形成两彼此连接的导线群组，且两导线群组皆具有端点接垫，使两端点接垫仅需部分重合，即可达到电性导通两导线群组的功效，使导通孔及导线的对位误差容忍范围提高。因此，本专利技术不但简化了具有内埋元件的多层线路板结构的生产制作工艺，更增加了导通孔及导线群组的对位精准度，以及其制作工艺良率。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。【附图说明】图1A至图1G是本专利技术的一实施例的一种具有内埋元件的多层线路板结构的制造流程俯视示意图；图2A至2C是本专利技术的另一实施例的一种具有内埋元件的多层线路板结构的制造流程的剖面示意图；图3A至图3D是本专利技术的另一实施例的一种具有内埋元件的多层线路板结构的制造流程的剖面示意图。主要元件符号说明100,200,300:具有内埋元件的多层线路板结构110:基板112:第一表面114:第一对位标记116:第一接垫120、12本文档来自技高网...

【技术保护点】
一种具有内埋元件的多层线路板结构的制造方法，包括：提供一基板，该基板具有第一表面及位于该第一表面上的至少一第一对位标记；设置至少一半导体元件于该基板上；形成一第一介电层于该基板上，其中该第一介电层覆盖该半导体元件且具有一第二表面及位于该第二表面的至少一第二对位标记，各该第二对位标记的位置对应各该半导体元件设置；以该第一对位标记做对位基准形成至少一第一导通孔群组，该第一导通孔群组包括多个第一导通孔，各该第一导通孔由该第二表面延伸至该第一表面；以该第二对位标记做对位基准形成至少一第二导通孔群组，该第二导通孔群组包括多个第二导通孔，各该第二导通孔由该第二表面延伸至该半导体元件的一上表面；形成一导线群组于该第二表面上；以及两阶段图案化该导线群组以分别形成彼此连接的一第一导线群组及一第二导线群组。

【技术特征摘要】
1.一种具有内埋元件的多层线路板结构的制造方法，包括: 提供一基板，该基板具有第一表面及位于该第一表面上的至少一第一对位标记； 设置至少一半导体元件于该基板上； 形成一第一介电层于该基板上，其中该第一介电层覆盖该半导体兀件且具有一第二表面及位于该第二表面的至少一第二对位标记，各该第二对位标记的位置对应各该半导体元件设置； 以该第一对位标记做对位基准形成至少一第一导通孔群组，该第一导通孔群组包括多个第一导通孔，各该第一导通孔由该第二表面延伸至该第一表面； 以该第二对位标记做对位基准形成至少一第二导通孔群组，该第二导通孔群组包括多个第二导通孔，各该第二导通孔由该第二表面延伸至该半导体元件的一上表面； 形成一导线群组于该第二表面上；以及 两阶段图案化该导线群组以分别形成彼此连接的一第一导线群组及一第二导线群组。2.如权利要求1所述的具有内埋元件的多层线路板结构的制造方法，其中该基板的该第一表面具有多个第一接垫，该些第一导通孔连接对应的该些第一接垫。3.如权利要求1所述的具有内埋元件的多层线路板结构的制造方法，其中该半导体元件的该上表面具有多个第二接垫，该些第二导通孔连接对应的该些第二接垫。4.如权利要求1所述的具有内埋元件的多层线路板结构的制造方法，其中各该第一导通孔的高度等或不等于各该第二导通孔的高度。5.如权利要求1所述的具有内埋元件的多层线路板结构的制造方法，其中两阶段图案化该导线群组以分别形成彼此连接的该第一导线群组及该第二导线群组的步骤包括: 以该第一对位标记做对位基准曝光该导线群组，以形成一第一曝光导线图案，该第一曝光导线图案的一端连接该些第一导通孔的至少其中之一； 以该第二对位标记做对位基准曝光该导线群组以形成一第二曝光导线图案，该第二曝光导线图案的一端连接该些第二导通孔的至少其中之一，且该第一及第二曝光导线图案彼此连接；以及 显影该第一及第二曝光导线图案以形成该第一导线群组及该第二导线群组。6.如权利要求1所述的具有内埋元件的多层线路板结构的制造方法，其中该第一导线群组包括至少一第一端点接垫及至少一第一导线，该第一导线连接该第一端点接垫及该些第一导通孔的至少其中之一，该第二导线群组包括至少一第二端点接垫及至少一第二导线，该第二导线连接该第二端点接垫及该些第二导通孔的至少其中之一，其中该第一端点接垫与该第二端点接垫至少部分重合。7.如权利要求1所述的具有内埋元件的多层线路板结构的制造方法，其中该至少一半导体元件包括有源元件、无源元件、芯片尺寸封装元件(Chip Scale Package, CSP)、电路板或其任意组合。8.如权利要求1所述的具有内埋元件的多层线路板结构的制造方法，其中该形成该第一导通孔群组及该第二导通孔群组的方式包括激光钻孔。9.如权利要求1所述的具有内埋元件的多层线路板结构的制造方法，其中该至少一半导体元件及对应的该至少一第二对位标记的数量皆为多个，该些半导体元件包括第一半导体元件及第二半导体元件，该第一半导体元件的高度等或不等于该第二半导体元件的高度。10.如权利要求9所述的具有内埋元件的多层线路板结构的制造方法，其中部分的该些第二导通孔由该第二表面延伸至该第一半导体元件的上表面，部分的该些第二导通孔由该第二表面延伸至该第二半导体元件的上表面。11.如权利要求9所述的具有内埋元件的多层线路板结构的制造方法，其中设置该至少一半导体元件于该...

【专利技术属性】
技术研发人员：藤川治，石汉青，范字远，杨伟雄，
申请(专利权)人：健鼎无锡电子有限公司，
类型：发明
国别省市：