一种水平结构沟槽肖特基半导体装置及其制备方法制造方法及图纸

本发明专利技术公开了一种水平结构沟槽肖特基半导体装置；本发明专利技术的半导体装具有比传统的垂直平面肖特基二极管具有更大的导通面积，因此具有更高的电流密度；本发明专利技术的半导体装设置有反型层或器件表面的第二导电半导体材料，在反向偏压时其可以与漂移进行电荷补偿，改善器件边缘的反向阻断特性；本发明专利技术还提供了一种水平结构沟槽肖特基半导体装置的制备方法。

Horizontal structure trench Schottky semiconductor device and preparation method thereof

The invention discloses a horizontal structure trench Schottky semiconductor device of the invention has installed; semiconductor than traditional vertical planar Schottky diode has greater conduction area, so it has higher current density; the invention is provided with a semiconductor device surface inversion layer or the second conductive semiconductor material in reverse when the bias can charge compensation and reverse drift, improve the device edge blocking characteristics; the invention also provides a preparation method of level trench Schottky semiconductor device structure.

【技术实现步骤摘要】
一种水平结构沟槽肖特基半导体装置及其制备方法
本专利技术涉及到一种水平结构沟槽肖特基半导体装置，本专利技术还涉及一种水平结构沟槽肖特基半导体装置的制备方法。本专利技术的半导体装置是制造功率整流器件的基本结构。
技术介绍
功率半导体器件被大量使用在电源管理和电源应用上，特别涉及到肖特基结的半导体器件已成为器件发展的重要趋势，肖特基器件具有正向开启电压低开启关断速度快等优点，同时肖特基器件也具有反向漏电流大，不能被应用于高压环境等缺点。肖特基二极管可以通过多种不同的布局技术制造，最常用的为平面布局垂直导电的结构，传统的平面肖特基二极管受芯片面积影响具有较高的导通电阻。
技术实现思路
本专利技术针对上述问题提出，提供一种水平结构沟槽肖特基半导体装置及其制备方法。一种水平结构沟槽肖特基半导体装置，其特征在于：包括：衬底层，为半导体材料或绝缘材料构成；反型层，位于衬底层之上，为第二导电半导体材料；漂移层，位于反型层之上，为第一导电半导体材料；多个第一沟槽，位于漂移层或反型层中，沟槽内壁为肖特基势垒结；多个第二沟槽，位于漂移层或反型层中，沟槽内填充高浓度杂质掺杂半导体材料或金属，沟槽内壁漂移层表面为欧姆接触区；绝缘层，位于漂移层表面，为绝缘材料构成。一种水平结构沟槽肖特基半导体装置的制备方法，其特征在于：包括如下步骤：在衬底层表面依次形成第二导电半导体材料的反型层和第一导电半导体材料的漂移层，然后在表面形成一种绝缘材料；进行光刻腐蚀工艺，半导体材料表面去除部分绝缘介质材料，然后刻蚀，去除部分裸露半导体材料形成沟槽；在沟槽内填充高浓度杂质掺杂半导体材料或金属，形成欧姆接触；进行光刻腐蚀工艺，半导体材料表面去除部分绝缘介质材料，然后刻蚀，去除部分裸露半导体材料形成沟槽；在沟槽内壁淀积势垒金属，形成肖特基势垒结。本专利技术的半导体装具有比传统的垂直平面肖特基二极管具有更大的导通面积，因此具有更高的电流密度，从而可以改善器件的正向导通特性。本专利技术的半导体装置的阴极和阳极可以从器件的表面引出，从而可以在芯片制造过程中，实现多个肖特基器件的互联，省去了封装互联流程，降低具有互联电路封装的制造成本。本专利技术的半导体装置在接反向偏压时，耗尽层水平方向扩展，因此省去了器件的终端结构，同时反型层或器件表面的第二导电半导体材料可以与漂移进行电荷补偿，改善器件边缘的反向阻断特性。附图说明图1为本专利技术的一种水平结构沟槽肖特基半导体装置剖面示意图；图2为本专利技术的一种水平结构沟槽肖特基半导体装置剖面示意图；图3为本专利技术的一种水平结构沟槽肖特基半导体装置剖面示意图；图4为本专利技术的一种水平结构沟槽肖特基半导体装置剖面示意图；图5为本专利技术的一种水平结构沟槽肖特基半导体装置剖面示意图；图6为本专利技术的一种水平结构沟槽肖特基半导体装置剖面示意图；图7为本专利技术的一种水平结构沟槽肖特基半导体装置剖面示意图。其中，1、衬底层；2、反型层；3、漂移层；4、绝缘层；5、肖特基势垒结；6、高浓度杂质掺杂半导体材料；7、三氧化二铝；10、阳极金属层；11、阴极金属层。具体实施方式实施例1图1为本专利技术的一种水平结构沟槽肖特基半导体装置剖面示意图，下面结合图1详细说明本专利技术的半导体装置。一种水平结构沟槽肖特基半导体装置，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3；绝缘层4，为二氧化硅，位于衬底层1表面；反型层2，位于绝缘层4之上，为P导电类型半导体硅材料，硼原子的掺杂浓度为1E15/CM3，厚度为3um；漂移层3，位于反型层2之上，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E15/CM3，厚度为20um；高浓度杂质掺杂半导体材料6，位于沟槽内，沟槽深度为18um宽度为2um，为N传导类型的半导体多晶硅材料，磷原子的掺杂浓度为1E18/CM3；肖特基势垒结5，位于沟槽内壁表面，为半导体硅材料与势垒金属形成的硅化物，肖特基势垒结5与高浓度杂质掺杂半导体材料6距离为10um,沟槽深度为18um宽度为2um；器件上表面附有表面金属层，为器件引出阳极金属层10和阴极金属层11。其制作工艺包括如下步骤：第一步、在具有SOI结构衬底层1表面淀积生长反型层2和漂移层3，然后热氧化生长二氧化硅，形成表面绝缘层4；第二步、进行光刻腐蚀工艺，在表面去除部分绝缘层4，然后刻蚀，去除部分裸露漂移层3形成沟槽；第三步、在沟槽内淀积多晶硅材料，进行反刻蚀，在表面热氧化形成绝缘层4；第四步、进行光刻腐蚀工艺，在表面去除部分绝缘层4，然后刻蚀，形成沟槽，腐蚀多晶硅材料表面氧化层；第五步、在沟槽内壁淀积势垒金属镍，烧结形成肖特基势垒结5。第六步、在表面淀积表面金属层，进行光刻腐蚀工艺，形成阳极金属层10和阴极金属层11，如图1所示。图2实例为在图1器件制造的基础上，将具有肖特基沟槽底部设置在反型层2区域内，在沟槽底部为金属与反型层2P导电类型半导体硅材料形成的肖特基势垒结。图3实例为在图1器件制造的基础上，在表面部分肖特基区域设置了单晶P型半导体硅材料，硼原子的掺杂浓度为1E15/CM3，其中P型半导体硅材料表面为肖特基势垒结。图4实例为在图1器件制造的基础上，在整个表面设置了单晶P型半导体硅材料，硼原子的掺杂浓度为1E15/CM3，其中P型半导体硅材料表面为肖特基势垒结，同时单晶P型半导体硅材料与高浓度杂质掺杂半导体材料6形成PN结。图5实例为在图1器件制造的基础上，将具有高浓度杂质掺杂半导体材料6的沟槽设置在衬底层1中，通过衬底层1背面金属为器件引出电极。实施例2图6为本专利技术的一种水平结构沟槽肖特基半导体装置剖面示意图，下面结合图6详细说明本专利技术的半导体装置。一种水平结构沟槽肖特基半导体装置，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3；绝缘层4，为二氧化硅，位于衬底层1表面；反型层2，位于绝缘层4之上，为P导电类型半导体氮化镓材料，镁原子的掺杂浓度为1E18/CM3，厚度为0.2um氮化铝缓冲层和2umP导电类型半导体氮化镓层；漂移层3，位于反型层2之上，为N导电类型硅掺杂的半导体氮化镓材料，多子载流子浓度为1E17/CM3，厚度为10um；肖特基势垒结5，位于沟槽内壁表面，为半导体氮化镓材料与势垒金属形成，肖特基势垒结5与第二沟槽间距为2um,沟槽深度为8um宽度为2um；器件上表面附有表面金属层，为器件引出阳极金属层10和阴极金属层11。其制作工艺包括如下步骤：第一步、在具有SOI结构衬底层1表面淀积生长反型层2和漂移层3，然后淀积氮化硅，形成表面绝缘层4；第二步、进行光刻腐蚀工艺，在表面去除部分绝缘层4，然后刻蚀，去除部分裸露漂移层3形成沟槽；第三步、在沟槽内淀积金属钛铝镍金金属层，高温退火形成欧姆接触；第四步、进行光刻腐蚀工艺，在表面去除部分钛铝镍金金属层和绝缘层4，然后刻蚀，形成沟槽；第五步、在沟槽内壁淀积势垒金属钛金层，形成肖特基势垒结5；第六步、进行光刻腐蚀工艺，去除表面部分金属，形成阳极金属层10和阴极金属层11，如图6所示。图7实例为在图6器件制造的基础上，将器件的具有SOI结构的衬底层更改为三氧化铝衬底。通过上述实例阐述了本专利技术，同时也可以采用其它实例实现本专利技术，本专利技术不局限于上述具体实例，因此本专利技术本文档来自技高网...

【技术保护点】
一种水平结构沟槽肖特基半导体装置，其特征在于：包括：衬底层，为半导体材料或绝缘材料构成；反型层，位于衬底层之上，为第二导电半导体材料；漂移层，位于反型层之上，为第一导电半导体材料；多个第一沟槽，位于漂移层或反型层中，沟槽内壁为肖特基势垒结；多个第二沟槽，位于漂移层或反型层中，沟槽内填充高浓度杂质掺杂半导体材料或金属，沟槽内壁的漂移层表面为欧姆接触区；绝缘层，位于漂移层表面，为绝缘材料构成。

【技术特征摘要】
1.一种水平结构沟槽肖特基半导体装置，其特征在于：包括：衬底层，为半导体材料或绝缘材料构成；反型层，位于衬底层之上，为第二导电半导体材料；漂移层，位于反型层之上，为第一导电半导体材料；多个第一沟槽，位于漂移层或反型层中，沟槽内壁为肖特基势垒结；多个第二沟槽，位于漂移层或反型层中，沟槽内填充高浓度杂质掺杂半导体材料或金属，沟槽内壁的漂移层表面为欧姆接触区；漂移层顶部或第一沟槽顶部附近漂移层材料中设置有第二导电半导体材料；绝缘层，位于漂移层表面，为绝缘材料构成。2.如权利要求1所述的半导体装置，其特征在于：所述的衬底层包括为SOI结构或表面具有缓冲层的结构。3.如权利要求1所述的半导体装置，其特征在于：所述的沟槽的深度大于或等于第一沟槽和第二沟槽间距。4.如权利要求1所述的半导体装置，其特征在于：所述的第一沟槽底部包括与反型层相连，也包括不与反型层相连。5.如权利要求1所述的半导体装置，其特征在于：所述的第二沟槽内的高浓度杂质掺杂半导体材料或金属包括与衬底层相连...

【专利技术属性】
技术研发人员：朱江，
申请(专利权)人：朱江，
类型：发明
国别省市：