一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法技术

本发明专利技术公开了一种集成肖特基二极管的SiC双沟槽型MOSFET器件，该SiC双沟槽型MOSFET器件有源区的原胞结构中设置有两个沟槽，分别是设置在原胞结构中心的栅沟槽和栅沟槽的外围的源沟槽；栅沟槽和源沟槽的底部四周均进行了与漂移区相反导电类型的掺杂；在源沟槽底部的中心区域，设置有肖特基接触，形成与源极电连通的肖特基二极管；在源沟槽底部四周与漂移区相反导电类型掺杂区域形成欧姆接触；两个沟槽的深度都大于所述p基区。本申请采用源和栅双沟槽结构，并且在栅沟槽底部和源沟槽的底部四周进行与漂移区相反导电类型的掺杂，实现对MOS栅的屏蔽，增加栅的可靠性。同时可以屏蔽基区的电场，防止基区的穿通；且集成了具有高浪涌能力的MPS肖特基二极管。

SiC groove type MOSFET device and a preparation method of an integrated Schottky diode

The invention discloses a SiC groove type MOSFET device with an integrated Schottky diode, two grooves set cell structure of the SiC groove type MOSFET device of the active region, are arranged on the periphery of the cell source trench structure center gate trench and the trench gate; gate trench trench around the bottom and the source were carried out and the drift region of the opposite conductivity type doped region in the center; the source is arranged at the bottom of the trench, Schottky contact, the formation and the source electrode of Schottky diode is connected in the bottom of the trench around the source; and the drift region opposite conductivity type doped region formed ohmic contact; two groove depth is larger than that of the P base. In this application, a source and gate double trench structure is adopted, and at the bottom of the grid trench and the bottom of the source trench, the doping of the conductive type is carried out opposite to the drift zone, so as to shield the MOS grid and increase the reliability of the grid. At the same time, the electric field of the base region can be shielded to prevent the penetration of the base region; and a MPS Schottky diode with high surge capability is integrated.

【技术实现步骤摘要】
一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法
本专利技术属于半导体领域，具体涉及一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法。
技术介绍
SiCU型沟槽MOSFET(UMOSFET)具有很多优势，如p基区可以用外延生长形成，消除了离子注入形成p基区时缺陷带来的影响，具有更好的MOS栅质量和沟道迁移率，以及更容易控制沟道长度。另外，沟槽型MOSFET的原胞结构(组成器件有源区的基本单元)可以做到更小，电流密度更高，特别对于SiC材料昂贵的价格，可显著的降低芯片成本。但是UMOSFET存在沟槽底部电场集中，以致栅介质可靠性差的问题。如图1所示，为一种常规的n沟道UMOSFET原胞结构的示意图，在关断状态下，加在漏极上的高压就会作用在漂移层上，沟槽底部的A点将是电场最集中的地方，而介质中的电场强度是SiC中的2-3倍，导致沟槽底部的栅介质容易被击穿，可靠性差。另一方面，在很多的应用情况下，如在全桥应用中，晶体管需要反并联一个续流二极管一起工作，如目前常用的硅IGBT模块，都反并联了硅快恢复二极管作为续流二极管。如果在一个器件中集成了续流二极管，那么不仅提高了芯片的集成度和可靠性，同时也有效的降低了芯片成本。
技术实现思路
针对现有技术中存在的问题，本专利技术的目的在于提供一种集成肖特基二极管的SiC双沟槽型MOSFET器件，其有效解决了现有技术中存在的问题。本专利技术的另一目的在于提供一种制作集成肖特基二极管的SiC双沟槽型MOSFET器件的方法。为实现上述目的，本专利技术采用以下技术方案：一种集成肖特基二极管的SiC双沟槽型MOSFET器件，所述SiC双沟槽型MOSFET器件有源区的原胞结构从下至上依次为漏极、n+衬底、缓冲层、n-漂移层、p基区和n++层；在原胞结构中设置有两个沟槽，分别是设置在原胞结构中心的栅沟槽和所述栅沟槽的外围的源沟槽；所述栅沟槽和源沟槽的底部四周均进行了与漂移区相反导电类型的掺杂；在源沟槽底部的中心区域，设置有肖特基接触，形成与源极电连通的肖特基二极管；在源沟槽底部四周与漂移区相反导电类型掺杂区域形成欧姆接触；两个沟槽的深度都大于所述p基区。进一步，所述栅沟槽下的p+区是悬浮的，即不与源极电连通。进一步，所述栅沟槽下的p+区是与源极和所述p基区电连通的。进一步，所述p基区的掺杂浓度在1E15-5E17cm-3之间，p基区的厚度为0.2-3μm。进一步，所述n++层的掺杂浓度大于1E19cm-3，n++层的厚度为0.2-2μm。进一步，所述p基区下方和所述栅沟槽、源沟槽的沟槽底部掺杂深度之间的区域的掺杂浓度比所述n-漂移层高。进一步，所述源沟槽的沟槽底部的p型掺杂区与所述p基区通过源沟槽的侧壁掺杂进行电连通，即，源极也与p基区电连通。一种制备集成肖特基二极管的SiC双沟槽型MOSFET器件的方法，所述方法包括如下步骤：1)在衬底上依次制备缓冲层、n-漂移层、p基区和n++层；2)在SiC表面做上图形化的第一掩膜层，用CVD方法淀积，然后再用光刻刻蚀的方法形成SiO2图形；用ICP方法刻蚀SiC沟槽，形成源、栅沟槽；同时也对结终端区和划片区进行刻蚀；3)在SiC表面做上第二掩膜层，作为后续注入的掩膜，进行Al离子注入，在源沟槽的侧壁和底部四周形成掺杂，注入的方向为垂直于晶圆方向和带一设定倾角的方向；注入完成后去除第二掩膜层；4)在SiC表面做上第三掩膜层，淀积完成后用光刻的方法，在其他区域用胶作为第四掩膜层形成覆盖保护，而在栅沟槽内无光刻胶，同时在结终端区也形成场限环形式的胶掩膜；用ICP各项异性刻蚀，去除栅沟槽底部的SiO2介质，而继续保留栅沟槽侧壁的SiO2介质，保护栅沟道区；Al离子注入，在栅沟槽底部形成p+掺杂；注入完成后去除光刻胶和SiO2介质，并进行RCA清洗；在表面淀积一层石墨层，进行高温激活退火；用O2、N2等离子体刻蚀或者用热氧化方法去除石墨层；5)用RCA和BOE清洗，进行牺牲氧化；用热氧化的方法生长一层SiO2，用BOE腐蚀去除；再用热氧化的方法生长栅介质层，氧化后再在NO或N2O或POCl3气氛中退火；用CVD方法淀积高掺杂多晶硅，或者先淀积无掺杂的多晶体，再用注入和退火的方法形成掺杂多晶硅；用多晶硅填充栅沟槽，对表面进行平坦化；用光刻的方法形成胶掩膜，刻蚀掉栅沟槽外的多晶硅，形成多晶体栅极；6)淀积隔离钝化层，用光刻刻蚀的方法去除源沟槽及欧姆接触区域的介质，保留栅多晶硅上的介质，形成栅与源的隔离。在源欧姆接触区淀积欧姆接触金属，在背面淀积欧姆接触金属，在真空或惰性气氛下进行快速热退火，分别形成源、漏欧姆接触；7)用PVD方法淀积肖特基金属，用光刻再刻蚀的方法去掉源沟槽和欧姆接触区外其他区域的金属，再进行热退火，形成源沟槽底部中间区域的肖特基接触，同时对于周边高掺杂p+区能够形成欧姆接触；8)做上厚的电极金属，源极与肖特基金属电连通，电极压块金属在原胞上方，通过隔离钝化层与栅极隔离；背面做上厚的电极金属；最后做上一层厚钝化层，并开窗口，露出源、栅压块金属的焊接区。进一步，步骤1)中的所述衬底为高掺杂低电阻的n+层，浓度大于1E18cm-3，所述缓冲层的厚度为1-2μm；所述漂移层的浓度在1E14-1E17cm-3之间，厚度大于5μm；所述p基区的掺杂浓度在1E15-5E17cm-3之间，厚度为0.2-3μm；所述n++层的浓度大于1E19cm-3，厚度大于0.2μm。进一步，其特征在于，步骤2)中所述第一掩膜层为SiO2，厚度为2-4μm，所述源、栅沟槽的深度大于n++层和p基区的厚度之和，为1-4μm；栅沟槽的宽度为0.5-2μm，源沟槽的宽度为2.5-10μm，用SiO2掩膜刻蚀SiC的选择比大于3。进一步，步骤3)中所述掺杂区浓度大于1E18cm-3，表面浓度大于1E19cm-3，深度为大于0.35μm。进一步，步骤4)中栅沟槽底部形成的p+掺杂浓度大于1E18cm-3，深度为大于0.35μm；所述石墨层的厚度为10-100nm；高温激活退火的退火温度大于1600℃，时间大于3分钟。进一步，步骤5)中热氧化的方法生长的SiO2厚度为10-100nm；热氧化的温度为1200℃-1500℃之间，热氧化在O2氛围中进行。进一步，步骤6)中所述隔离钝化层为使用CVD的方法淀积的SiO2或SiOxNy层，厚度大于0.5μm；快速热退火的退火温度为900-1100℃之间，时间为1分钟至15分钟之间；源、漏的欧姆接触金属为Ni或Ti/Ni。进一步，步骤7)中所述肖特基金属为Ti、Mo、Ni或Pt；热退火的退火温度为400-600℃，时间为5-30分钟。进一步，步骤8)中所述厚钝化层为SiO2、Si3N4或聚酰亚胺。进一步，步骤1)中所述n-漂移区与所述p基区之间还有一层JFET层，所述JFET层的浓度小于1E18cm-3，比n-漂移区高，厚度等于p基区到栅沟槽下p+区结深的距离。本专利技术具有以下有益技术效果：本申请采用源和栅双沟槽结构，并且在栅沟槽底部和源沟槽的底部四周进行与漂移区相反导电类型的掺杂，实现对MOS栅的屏蔽，增加栅的可靠性。同时可以屏蔽基区的电场，防止基区的穿通。在源沟槽底部的中心区域做上肖特基接触，与周边相反导电类型掺杂本文档来自技高网...

【技术保护点】
一种集成肖特基二极管的SiC双沟槽型MOSFET器件，所述SiC双沟槽型MOSFET器件有源区的原胞结构从下至上依次为漏极、n+衬底、缓冲层、n‑漂移层、p基区和n++层；其特征在于，在原胞结构中设置有两个沟槽，分别是设置在原胞结构中心的栅沟槽和所述栅沟槽的外围的源沟槽；所述栅沟槽和源沟槽的底部四周均进行了与漂移区相反导电类型的掺杂；在源沟槽底部的中心区域，设置有肖特基接触，形成与源极电连通的肖特基二极管；在源沟槽底部四周与漂移区相反导电类型掺杂区域形成欧姆接触；两个沟槽的深度都大于所述p基区。

【技术特征摘要】
1.一种集成肖特基二极管的SiC双沟槽型MOSFET器件，所述SiC双沟槽型MOSFET器件有源区的原胞结构从下至上依次为漏极、n+衬底、缓冲层、n-漂移层、p基区和n++层；其特征在于，在原胞结构中设置有两个沟槽，分别是设置在原胞结构中心的栅沟槽和所述栅沟槽的外围的源沟槽；所述栅沟槽和源沟槽的底部四周均进行了与漂移区相反导电类型的掺杂；在源沟槽底部的中心区域，设置有肖特基接触，形成与源极电连通的肖特基二极管；在源沟槽底部四周与漂移区相反导电类型掺杂区域形成欧姆接触；两个沟槽的深度都大于所述p基区。2.根据权利要求1所述的集成肖特基二极管的SiC双沟槽型MOSFET器件，其特征在于，所述栅沟槽下的p+区是悬浮的，即不与源极电连通。3.根据权利要求1所述的集成肖特基二极管的SiC双沟槽型MOSFET器件，其特征在于，所述栅沟槽下的p+区是与源极和所述p基区电连通的。4.根据权利要求1所述的集成肖特基二极管的SiC双沟槽型MOSFET器件，其特征在于，所述p基区的掺杂浓度在1E15-5E17cm-3之间，p基区的厚度为0.2-3μm。5.根据权利要求1所述的集成肖特基二极管的SiC双沟槽型MOSFET器件，其特征在于，所述n++层的掺杂浓度大于1E19cm-3，n++层的厚度为0.2-2μm。6.根据权利要求1所述的集成肖特基二极管的SiC双沟槽型MOSFET器件，其特征在于，所述p基区下方和所述栅沟槽、源沟槽的沟槽底部掺杂深度之间的区域的掺杂浓度比所述n-漂移层高。7.根据权利要求1所述的集成肖特基二极管的SiC双沟槽型MOSFET器件，其特征在于，所述源沟槽的沟槽底部的p型掺杂区与所述p基区通过源沟槽的侧壁掺杂进行电连通，即，源极也与p基区电连通。8.一种制备权利要求1-7任一所述的集成肖特基二极管的SiC双沟槽型MOSFET器件的方法，其特征在于，所述方法包括如下步骤：1)在衬底上依次制备缓冲层、n-漂移层、p基区和n++层；2)在SiC表面做上图形化的第一掩膜层，用CVD方法淀积，然后再用光刻刻蚀的方法形成SiO2图形；用ICP方法刻蚀SiC沟槽，形成源、栅沟槽；同时也对结终端区和划片区进行刻蚀；3)在SiC表面做上第二掩膜层，作为后续注入的掩膜，进行Al离子注入，在源沟槽的侧壁和底部四周形成掺杂，注入的方向为垂直于晶圆方向和带一设定倾角的方向；注入完成后去除第二掩膜层；4)在SiC表面做上第三掩膜层，淀积完成后用光刻...

【专利技术属性】
技术研发人员：倪炜江，徐妙玲，卢小东，
申请(专利权)人：北京世纪金光半导体有限公司，
类型：发明
国别省市：北京,11