一种高可靠性软介质电路的加法制作方法技术

本发明专利技术提供一种高可靠性软介质电路的加法制作方法，包括软介质电路中厚度满足要求的电路图形的制作、满足键合可靠性要求的键合区图形的制作和满足高可靠性锡焊连接要求的锡焊区图形的制作。采用上述方案，解决了软介质基片电路锡焊前搪锡过程中造成的电路基片平整度差和助焊剂污染贴片区域和键合区域的问题，可大大提高混合集成电路的可靠性。

Method for adding and adding high reliability soft dielectric circuit

The present invention provides a method for producing a high reliability soft medium circuit including the circuit in addition, soft medium thickness to meet the requirements of the circuit pattern making, meet the production requirements of the bonding reliability of bonding area and high reliability graphics meet the production requirements of the soldering solder connection area graph. With the above scheme, to solve the circuit substrate caused by soft substrate circuit before soldering tin in the process of flatness and flux patch areas and bonded area pollution problems, can greatly improve the reliability of hybrid integrated circuit.

【技术实现步骤摘要】
一种高可靠性软介质电路的加工制作方法
本专利技术属于软介质电路加工
，尤其涉及的是一种高可靠性软介质电路的加工方法。
技术介绍
微波混合集成电路中转接器内导体与镀金软介质电路之间采用锡焊互联工艺，防止锡焊时因“金脆”现象的产生而降低锡焊互联界面处可靠性，电路基片上镀金焊盘的金层不能超过1微米；而同一块电路上需要进行引线键合的焊盘，为了保证键合质量，焊盘镀金厚度需要大于2.5微米。目前的做法是将锡焊焊盘采用搪锡工艺将金层去除，以保证焊接质量，具体的做法为：(a)整版电镀金厚2.5微米；(b)光刻蚀电路图形，包括刻蚀锡焊区、刻蚀键合区、刻蚀正面传输线2.5微米、刻蚀背面金属化2.5微米、覆铜板；(c)搪锡处理，将锡焊区搪锡处理。现有技术有如下不足：1、对于软介质电路，搪锡过程会造成电路基板的平整性变差，影响电路基板的贴片质量；2、搪锡过程中的助焊剂会污染电路基板，影响电路基板的贴片质量和金属丝键合互联的可靠性。因此，现有技术存在缺陷，需要改进。
技术实现思路
本专利技术所要解决的技术问题是针对现有技术的不足，提供一种高可靠性软介质电路的加工方法。本专利技术的技术方案如下：制作流程包括整版电镀金、光刻局部电镀窗口、局部电镀金、光刻蚀金层等工序。整版电镀工序用于将基片上的金属层电镀加厚到锡焊区的需求厚度---0.5微米以上，以满足锡焊连接的需要；光刻局部电镀窗口工序用于在键合区开出窗口，其余部分用光刻胶保护；局部镀金工序用于将窗口处金层电镀加厚到键合的需求厚度---2.5微米左右；光刻蚀工序用于将传输线、键合区域、锡焊区域图形制作出来。一种高可靠性软介质电路的加工方法，其中，包括以下步骤：步骤一：在软介质电路上的正面及背面电镀金层0.5微米；步骤二：采用半导体集成电路制作工艺的光刻技术，在软介质电路的键合区域开出工艺窗口；步骤三：将所述键合区域的金层加厚至预定键合厚度，并去除光刻胶；步骤四：采用半导体集成电路制作工艺的光刻蚀技术，光刻蚀正面电路图形，背面采用光刻胶保护。所述的高可靠性软介质电路的加工方法，其中，所述步骤三中，包括光刻蚀锡焊区0.5微米，光刻蚀键合区2.5微米，光刻蚀正面传输线2.5微米，光刻蚀背面金属化0.5微米，覆铜板。所述的高可靠性软介质电路的加工方法，其中，所述步骤三中，所述预定键合厚度为2.5微米。采用上述方案，在电路制作过程中即将锡焊区和键合区加以区分，无须搪锡即可同时满足锡焊和键合两方面的要求，解决了软介质基片电路锡焊前搪锡过程中造成的电路基片平整度差和助焊剂污染贴片区域和键合区域的问题，可大大提高混合集成电路的可靠性。附图说明图1为本专利技术方法完成步骤一后的软介质电路示意图。图2为本专利技术方法实施步骤二时预开出工艺窗口俯视图。图3为本专利技术方法实施步骤二时预开出工艺窗口剖面图。图4为本专利技术方法实施步骤三时去除光刻胶前俯视图。图5为本专利技术方法实施步骤三时去除光刻胶前剖面图。图6为本专利技术方法实施步骤三时去除光刻胶后剖面图。图7为本专利技术方法完成步骤四后的软介质电路俯视图。图8为本专利技术方法完成步骤四后的软介质电路剖面图。具体实施方式以下结合附图和具体实施例，对本专利技术进行详细说明。实施例1本专利技术采用整版电镀加厚到锡焊互联的需求厚度，然后采用光刻技术，在电路的键合区域开出工艺窗口，把键合区域的金层加厚到高可靠性的键合厚度，即可满足同一块电路上锡焊焊盘和键合焊盘不同镀层厚度要求，无须搪锡，同时保障了锡焊质量、键合质量及贴装质量。如图1所示，在软介质电路1上的正面101电镀金层0.5微米及背面102电镀金层0.5微米；如图2-图3所示，用光刻胶在软介质电路1的正面101的键合区域开出工艺窗口103，其余部分被光刻胶104保护；如图4-图5所示，将所述键合区域的金层电镀加厚至2.5微米；如图6所示是去除光刻胶104后的示意图。如图7-图8所示，包括光刻蚀电路图形，去除光刻胶后，锡焊区0.5微米401，光刻蚀键合区2.5微米402，背面金属化0.5微米102，电路基片1。实施例2在上述实施例的基础上，进一步的提供一种高可靠性软介质电路的加工方法，其中，包括以下步骤：步骤一：在软介质电路上的正面及背面电镀金层0.5微米；步骤二：采用半导体集成电路制作工艺的光刻技术，在软介质电路的键合区域开出工艺窗口；步骤三：将所述键合区域的金层加厚至预定键合厚度，并去除光刻胶；步骤四：采用半导体集成电路制作工艺的光刻蚀技术，光刻蚀正面电路图形，背面采用光刻胶保护。进一步而言，所述步骤三中，包括光刻蚀锡焊区0.5微米，光刻蚀键合区2.5微米，光刻蚀正面传输线2.5微米，光刻蚀背面金属化0.5微米，覆铜板。进一步而言，所述步骤三中，所述预定键合厚度为2.5微米。上述制作流程包括整版电镀金、光刻局部电镀窗口、局部电镀金、光刻蚀金层等工序。整版电镀工序用于将基片上的金属层电镀加厚到锡焊区的需求厚度---0.5微米以上，以满足锡焊连接的需要；光刻局部电镀窗口工序用于在键合区开出窗口，其余部分用光刻胶保护；局部镀金工序用于将窗口处金层电镀加厚到键合的需求厚度---2.5微米左右；光刻蚀工序用于将传输线、键合区域、锡焊区域图形制作出来。采用上述方案，在电路制作过程中即将锡焊区和键合区加以区分，无须搪锡即可同时满足锡焊和键合两方面的要求，解决了软介质基片电路锡焊前搪锡过程中造成的电路基片平整度差和助焊剂污染贴片区域和键合区域的问题，可大大提高混合集成电路的可靠性。应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本专利技术所附权利要求的保护范围。本文档来自技高网...

【技术保护点】
一种高可靠性软介质电路的加法方法，其特征在于，包括以下步骤：步骤一：在软介质电路上的正面及背面电镀金层0.5微米；步骤二：在软介质电路的键合区域开出工艺窗口；步骤三：将所述键合区域的金层加厚至预定键合厚度，并去除光刻胶；步骤四：光刻蚀正面电路图形，背面采用光刻胶保护。

【技术特征摘要】
1.一种高可靠性软介质电路的加工制作方法，其特征在于，包括以下步骤：步骤一：在软介质电路上的正面及背面电镀金层0.5微米；采用光刻胶保护；步骤二：在软介质电路的键合区域开出工艺窗口；步骤三：将所...

【专利技术属性】
技术研发人员：王斌，宋振国，曹乾涛，
申请(专利权)人：中国电子科技集团公司第四十一研究所，
类型：发明
国别省市：