无受闩锁影响的ESD保护制造技术

本发明专利技术涉及一种无受闩锁影响的ESD保护。静电放电模块包括：静电放电电路及闩锁控制电路；该静电放电电路，具有接垫端及低电位电源端；该闩锁控制电路，包括耦接于高电位电源的第一闩锁端以及耦接于ESD电路的闩锁输出端；第一操作模式与第二操作模式；其中，在该第一操作模式中，闩锁控制电路是去激活的并且该静电放电电路具有小于100mA的第一触发电流It1，并且在该第二操作模式中，闩锁控制电路是激活的并且该静电放电电路具有大于100mA的第二触发电流It2。

【技术实现步骤摘要】
无受闩锁影响的ESD保护
技术介绍
由静电产生的静电放电(ESD)，其特征通常在于快速瞬间的高电压放电。ESD事件可出现在电性及电子电路中，如集成电路(1C)。其可产生足以对连接于例如为集成电路输入及/或输出的器件造成破坏性击穿的高电压。使ICs免于ESD的方式是使用硅控整流器(SCR)。然而，习知的SCR电路在正常IC操作期间受制于闩锁。闩锁影响IC的操作而造成缺陷。因此，能够快速触发以避免破坏内部电路并且在正常操作期间不受闩锁影响的ESD保护电路是想要的。
技术实现思路
所呈现的是静电放电模块。该静电放电模块包括:静电放电电路，具有接垫端及低电位电源端；闩锁控制电路，包括耦接于高电位电源的第一闩锁端以及耦接于该静电放电电路的闩锁输出端；以及第一操作模式与第二操作模式；其中，在该第一操作模式中，闩锁控制电路是去激活的并且该静电放电电路具有小于IOOmA的第一触发电流Itl，并且在该第二操作模式中，闩锁控制电路是激活的并且该静电放电电路具有大于IOOmA的第二触发电It2°在另一具体实施例中，所揭露的是静电放电模块。该静电放电模块包括:静电放电电路，具有接垫端及低电位电源端；闩锁控制电路，包括耦接于高电位电源的第一闩锁输入端、耦接于低电位电源的第二闩锁输入端以及耦接于该静电放电电路的闩锁输出端；以及第一操作模式与第二操作模式；其中，在该第一操作模式中，闩锁控制电路是去激活的并且该静电放电电路具有小于IOOmA的第一触发电流Itl，而在该第二操作模式中，该闩锁控制电路是激活的，并且该静电放电电路具有大于IOOmA的第二触发电流It2。在又一具体实施例中，所呈现的是形成器件的方法。本方法包括:设置具有静电放电模块的基板，其中该静电放电模块包括具有接垫端及低电位电源端的静电放电电路、包括耦接于高电位电源的第一闩锁输入端以及耦接于该静电放电电路的闩锁输出端的闩锁控制电路、以及用于该静电放电模块的第一操作模式与第二操作模式；其中，在该第一操作模式中，该闩锁控制电路是去激活的并且该静电放电电路具有小于IOOmA的第一触发电流Itl，而在第二操作模式中，闩锁控制电路是激活的并且该静电放电电路具有大于IOOmA的第二触发电流It2。本文所揭露具体实施例的这些及其它优点及特征透过参照底下说明及附加图式将变得清楚明白。另外，要理解的是，本文所述各种具体实施例的特征是不互斥的并且可有各种组合及排列。【附图说明】在图式中，相称的组件符号在各图标中普遍意指相同的部件。还有，图式未必依比例绘制，在描述本专利技术的原理时通常加强重点。在底下的说明中，本专利技术的各种具体实施例是引用底下图式予以说明，其中:图1表示具有静电放电模块的器件的一部份的具体实施例；图2表示具有寄生电路的静电放电模块的具体实施例；[0011 ]图3表示闩锁控制电路的具体实施例；图4a至4b表示静电放电模块在静电放电和闩锁模式中的具体实施例；以及图5a至5b表示静电放电模块在静电放电模式和闩锁模式中的具体实施例的电流-电压(1-V)曲线。符号说明100 器件110静电放电模块112第一接端、接垫116第二接端、低电位电源118高电位电源120静电放电电路124 第一部位128 第二部位130第一部位阱区134第一第一部位接触区域136第二第一部位接触区域140第二部位阱区144第一第二部位接触区域146第二第二部位接触区域160闩锁控制电路162第一闩锁控制输入接端164第二闩锁控制输入接端168闩锁控制输出端170 内部电路192闩锁电流路径220寄生电路292 电流路径361 H锁控制输入(LUi)364闩锁输出(LU。)部位366 LUi 输出端371 LU。输入端372 第一 LU。接端374 第二 LU。接端396第二闩锁电流路径BI 第一基极端B2 第二基极端Cl第一集极端C2第二集极端Dl第一寄生二极管D2第二寄生二极管El第一射极E2第二射极Inv1第一反向器Inv2第二反向器Nconl, Ncon2, Ncon3 节点Ql 第一双极型结型晶体管(BJT)、第一寄生晶体管Q2 第二双极型结型晶体管(BJT)、第二寄生晶体管Rc 电阻器。Rp第二电阻器【具体实施方式】具体实施例普遍与半导体器件有关。在一具体实施例中，器件包括ESD电路。举例而言，ESD电路是在ESD事件期间激活以`耗散(dissipate)传输线的脉冲(TLP)电流。器件举例可为任何半导体器件类型，如集成电路(ICs)。ICs可与例如电子产品、计算机、显示器、行动电话、以及个人数字助理器(PDAs)合并或搭配使用。图1表示器件100的一部份的具体实施例。本器件是在半导体基板105中形成的。在一具体实施例中，基板为硅基板。其它类型的半导体基板也可有作用，包括绝缘体上半导体基板。在一具体实施例中，基板为轻掺杂的P型娃基板。例如，轻掺杂的P型基板具有大约1.7el5 CnT3的掺质浓度。其它掺杂浓度也可有作用。在其它具体实施例中，基板可掺有η型掺质及/或其它掺质浓度。例如，包括硼(B)、招(Al)、铟(In)或其组合的P型掺质，而η型掺质可包括磷(P)、砷(As)、铺(Sb)或其组合。本器件包括ESD模块110。在一具体实施例中，ESD模块包括ESD电路120及闩锁(闩锁)控制电路160。如图所示，ESD电路是置于基板中。ESD电路可包括用以隔离ESD电路的隔离区域(图中未示)。举例来说，ESD隔离区域可围绕ESD电路。ESD隔离区域可为沟槽隔离区域。ESD隔离区域例如为浅沟槽隔离(STI)区域。ESD隔离区域可与那些用于隔离器件主动区域的区域一样。其它类型的隔离区域配置也可有作用。在其它具体实施例中，未设置ESD隔离区域。在一具体实施例中，ESD电路为硅控整流器(SCR)ESD电路。ESD电路包括第一部位(第一部位)124及第二部位(第二部位)128。此等部位是作用为ESD电路的接端。例如，第一接端112与第二接端116是耦接于第一部位与第二部位。在一具体实施例中，第一接端是耦接于接垫。例如，接垫为器件的I/O接垫。第二接端是耦接于低电位电源。低电位电源举例为接地或公共接地端电压(Vss)。其它类接端耦接配置也可有作用。内部电路170是耦接于接垫。例如，内部电路为I/O电路，如反向器。也可使其它类内部电路耦接于接垫。内部电路是耦接于高电位电源118与低电位电源116间。例如，高电位电源举例可为Vdd并且低电位电源可为公共接地端电压。其它类高与低电位电源也可有作用。在一具体实施例中，第一部位包括第一部位阱区130。第一部位阱区掺有第二极性类型掺质。第二部位包括第二部位阱区140。第二部位阱区掺有第一极性类型掺质。在一具体实施例中，第一极性为P型并且第二极性类型为η型。其它极性类型配置也可有作用。在某具体实施例中，阱区中的一个可由基板设置。基板在适当掺杂的情况下，其可当作ESD部位的一个的阱区。例如，若基板适当地掺有第一极性类型掺质，则其可充当为第二部位阱区。其它阱区配置也可有作用。可通过中间隔离区域(图中未示)分离第一部位与第二部位。中间隔离区域举例可为ESD隔离区域的一部份。其它隔离区域配置也可有作用。第一部位包括第一接触区域134与第二第一部位接触区域136。第一第一部位接触区本文档来自技高网...

【技术保护点】
一种静电放电模块，其包含：静电放电电路，具有接垫端和低电位电源端；闩锁控制电路，包括耦接于高电位电源的第一闩锁输入端和耦接于该静电放电电路的闩锁输出端；以及第一操作模式与第二操作模式，用于该静电放电模块；其中，在该第一操作模式中，该闩锁控制电路是去激活的并且该静电放电电路具有小于100mA的第一触发电流It1，而在该第二操作模式中，该闩锁控制电路是激活的并且该静电放电电路具有大于100mA的第二触发电流It2。

【技术特征摘要】
2012.06.27 US 13/535,3141.一种静电放电模块，其包含: 静电放电电路，具有接垫端和低电位电源端； 闩锁控制电路，包括耦接于高电位电源的第一闩锁输入端和耦接于该静电放电电路的闩锁输出端；以及 第一操作模式与第二操作模式，用于该静电放电模块； 其中，在该第一操作模式中，该闩锁控制电路是去激活的并且该静电放电电路具有小于IOOmA的第一触发电流Itl，而在该第二操作模式中，该闩锁控制电路是激活的并且该静电放电电路具有大于IOOmA的第二触发电流It2。2.如权利要求1所述的静电放电模块，其中该接垫为器件的输入/输出接垫。3.如权利要求2所述的静电放电模块，其中该静电放电电路包含第一部位与第二部位，其中该第一部位包含掺有第二极性类型掺质的第一部位阱区以及该第二部位包含掺有第一极性类型掺质的第二部位阱区。4.如权利要求3所述的静电放电模块，其中该第一部位包含掺有第一类型极性掺质的第一第一部位接触区域以及掺有第二类型极性掺质的第二第一部位接触区域，该第一第一部位接触区域与该第二第一部位接触区域是共同耦接于该接垫。5.如权利要求4所述的静电放电模块，其中该第二部位包含掺有第一类型极性掺质的第一第二部位接触区域以及掺有第二类型极性掺质的第二第二部位接触区域，该第一第二部位接触区域与该第二第二部位接触区域是共同耦接于该低电位电源。6.如权利要求5所述的静电放电模块，其中该第二第一部位接触区域及该第二第二部位接触区域是彼此邻近。`7.如权利要求6所述的静电放电模块，其中该些接触区域属于重掺杂。8.如权利要求7所述的静电放电模块，其中该静电放电电路在静电放电状况下产生由该接垫至该低电位电源端用以消散静电放电电流的电流路径。9.如权利要求1所述的静电放电模块，其中该静电放电电路包含基于硅控整流器的静电放电电路。10.如权利要求1所述的静电放电模块，其中该闩锁控制电路包含耦接于该低电位电源的第二闩锁输入端。11.如权利要求1所述的静电放电模块，其中该静电放电电路包含第一双极型结型晶体管与第二双极型结型晶体管，其中该第一双极型结型晶体管为pnp晶体管以及该第二双极型结型晶体管为npn晶体管。12.如权利要求11所述的静电放电模块，其中该第一双极型结型晶体管包含: 第一射极，耦接于该接垫； 第一基极，耦接于该闩锁输出端；以及 第一集极，耦接于该低电位电源的。13.如权利要求12所述的静电放电模块,其中该第一射极由该第一第一部位...

【专利技术属性】
技术研发人员：赖大伟，M·I·纳塔拉延，
申请(专利权)人：新加坡商格罗方德半导体私人有限公司，
类型：发明
国别省市：