存储器件制造技术

一种存储器件包括：奇偶校验电路，被配置成利用多个命令信号和多个地址信号来检测错误的存在或不存在；命令移位电路，被配置成与控制时钟同步地将多个命令信号移位预设的延迟值；时钟控制电路，被配置成当正在命令移位电路中移位的命令信号中不存在有效命令信号时将控制时钟去激活；以及译码器电路，被配置成将从命令移位电路输出的多个命令信号译码。

【技术实现步骤摘要】
存储器件相关申请的交叉引用本申请要求2012年6月20日提交的申请号为10-2012-0066004的韩国专利申请的优先权，其全部内容通过引用合并于此。
本专利技术的示例性实施例涉及一种存储器件，更具体而言，涉及一种用于检测命令和地址的错误的技术。
技术介绍
用于检查传输/接收数据的错误的方法之一是奇偶校验检查。奇偶校验检查表示用于进行以下操作的错误检查：将接收的多比特数据中具有值‘1’的数据的数目设定为偶数和奇数中的一个，并且检查接收的多比特数据中具有值‘1’的数据比特是否与所述偶数或所述奇数一致。例如，在偶数奇偶校验检查的情况下，如果接收的多比特数据中具有值‘1’的数据的数目为偶数，则判定出不存在错误，而如果数据的数目为奇数，则判定出存在错误。此外，在奇数奇偶校验检查的情况下，如果接收的多比特数据中具有值‘1’的数据的数目为奇数，则判定出不存在错误，而如果数据的数目为偶数，则判定出存在错误。在现有的存储器件中，已执行奇偶校验检查以检查数据中是否存在错误。然而，由于命令信号和地址信号的比特数目增加并且命令信号和地址信号的传输速度变快，对执行命令信号和地址信号的奇偶校验检查的要求会增加。因此，已论述了用于针对命令和地址执行奇偶校验检查的各种设计。因此，需要一种用于检查命令和地址的奇偶校验方法，和一种用于在检测出错误时实质地防止执行相应命令的方法。
技术实现思路
本专利技术的一个实施例涉及一种存储器件，所述存储器件利用命令和地址来检查命令中的错误存在或不存在，并有效地防止命令的执行，同时在检查出命令中的错误时消耗最小电流量。根据本专利技术的一个实施例，一种存储器件包括：奇偶校验电路，所述奇偶校验电路被配置成利用多个命令信号和多个地址信号来检测错误的存在或不存在；命令移位电路，所述命令移位电路被配置成与控制时钟同步地将多个命令信号移位预设的延迟值；时钟控制电路，所述时钟控制电路被配置成当正在命令移位电路中移位的命令信号中不存在有效命令信号时将控制时钟去激活；以及译码器电路，所述译码器电路被配置成将通过命令移位电路移位的多个命令信号译码。根据本专利技术的另一个实施例，一种存储器件包括：奇偶校验电路，所述奇偶校验电路被配置成利用多个命令信号和多个地址信号来检测错误的存在或不存在，产生异步错误信息，以及通过将异步错误信息与奇偶校验延迟同步来产生同步错误信息；命令移位电路，所述命令移位电路被配置成与控制时钟同步地将多个命令信号移位与奇偶校验延迟相对应的延迟值，输出移位的命令信号，以及在异步错误信息表示错误产生时将正移位的命令信号初始化；时钟控制电路，所述时钟控制电路被配置成当正在命令移位电路中移位的命令信号中不存在有效命令信号时将控制时钟去激活；译码器电路，所述译码器电路被配置成将通过命令移位电路移位的命令信号译码；命令/地址移位电路，所述命令/地址移位电路被配置成与控制时钟同步地将多个命令信号和多个地址信号移位与奇偶校验延迟相对应的延迟值，输出移位的命令信号；以及错误日志电路，所述错误日志电路被配置成在同步错误信息被激活时将通过命令/地址移位电路移位的命令信号和地址信号储存。根据本专利技术，当检查命令中错误的存在或不存在并且检测出命令中的错误时，直接防止命令被传送到译码器电路，使得不执行错误的命令。此外，在除了将命令实际输入到存储器的时段以外的时段中，控制时钟被去激活，从而使得减小与命令中错误的存在或不存在的检测相关的电路的电流消耗，并防止执行错误命令。附图说明图1是根据本专利技术的一个实施例的存储器件的配置图。图2是图1中所示的命令移位电路120的配置图。图3是说明图1中所示的命令/地址移位电路150的配置图。图4是说明图1中所示的时钟控制电路110的配置图。图5是说明图1中所示的奇偶校验电路140的配置图。图6是说明图5中所示的奇偶校验控制单元510的配置图。图7是说明图5中所示的错误检测单元520的配置图。图8是说明图5中所示的错误信息输出单元530的配置图。图9是说明图1中所示的错误日志电路160的配置图。具体实施方式下面将参照附图更详细地描述本专利技术的示例性实施例。然而，本专利技术可以用不同的方式实施，而不应解释为限制于本文所列的实施例。确切地说，提供这些实施例使得本说明书充分与完整，并向本领域技术人员充分传达本专利技术的范围。在说明书中，附图标记与在本专利技术的不同附图与实施例中相似的部分直接相对应。另外，只要不在句子中特意提及，单数形式可以包括复数形式。图1是说明根据本专利技术的一个实施例的存储器件的配置图。参见图1，存储器件包括：时钟控制电路110、命令移位电路120、译码器电路130、奇偶校验电路140、命令/地址移位电路150以及错误日志电路160。接收电路101被配置成接收从外部源输入的命令信号CMDS和地址信号ADDS，将信号锁存，并且将信号提供到存储器件的内部电路。例如，接收电路可以包括23个缓冲器和23个锁存器。在这些缓冲器和锁存器中，可以利用五个缓冲器和五个锁存器来接收命令信号，并且可以利用18个缓冲器和18个锁存器来接收地址信号。时钟控制电路110被配置成接收时钟CLK，并产生用于移位电路120和150以及奇偶校验电路140的控制时钟CLK_PAR。在满足以下四个条件（1）至（4）中的一个或更多个时，时钟控制电路110将控制时钟CLK_PAR去激活，即时钟控制电路110停止触发控制时钟CLK_PAR：（1）当正在命令移位电路120中移位的命令信号中不存在有效命令信号，并且在一段时间内没有激活的命令信号CST、ACTT、CAST、RAST以及WET施加到存储器件时，不需要利用控制时钟CLK_PAR的控制和移位操作；（2）当通过奇偶校验电路140检测出错误时，由于不必要将正在命令移位电路120中移位的命令传送到译码器电路130，所以将控制时钟CLK_PAR去激活；（3）当将奇偶校验检查功能去激活时，即，当当前模式不是用于检测错误的奇偶校验模式时（控制时钟CLK_PAR与奇偶校验检查相关）；以及（4）当当前模式是断电模式时，时钟控制电路110将控制时钟CLK_PAR去激活。时钟控制电路110仅在期望的时段中将供应到与命令的奇偶校验检查相关的电路的控制时钟CLK_PAR激活，由此减小存储器件的电流消耗。将参照图4来详细地描述时钟控制电路110。命令移位电路120被配置成与控制时钟CLK_PAR同步地将命令信号CST、ACTT、CAST、RAST以及WET移位奇偶校验延迟（PL）。奇偶校验延迟（PL）是用于命令的奇偶校验检查所需的延时，并且可以通过存储器件的模式寄存器组（MRS）来设定。当奇偶校验电路140检测出命令中的错误时，命令移位电路120将正在其中移位的命令信号初始化成去激活状态。由于命令移位电路120中的命令信号在检测出命令中的错误时被初始化，所以译码器电路130未接收到有效的命令信号，并且存储器件不执行与错误的命令相对应的任何操作。当未设定奇偶校验模式时，命令移位电路120输出命令信号CST、ACTT、CAST、RAST及WET，而不将它们移位（延迟）。将参照图2详细地描述命令移位电路120。译码器电路130被配置成将通过命令移位电路120移位的命令信号CST_PL、ACTT_PL、CAST_PL、RAST_本文档来自技高网...

【技术保护点】
一种存储器件，包括：奇偶校验电路，所述奇偶校验电路被配置成利用多个命令信号和多个地址信号来检测错误；命令移位电路，所述命令移位电路被配置成与控制时钟同步地将所述多个命令信号移位预设的延迟值；时钟控制电路，所述时钟控制电路被配置成当正在所述命令移位电路中移位的命令信号中不存在有效命令信号时将所述控制时钟去激活；以及译码器电路，所述译码器电路被配置成将从所述命令移位电路输出的多个命令信号译码。

【技术特征摘要】
2012.06.20 KR 10-2012-00660041.一种存储器件，包括：奇偶校验电路，所述奇偶校验电路被配置成利用多个命令信号和多个地址信号来检测错误，产生异步错误信息，以及通过将所述异步错误信息与奇偶校验延迟同步来产生同步错误信息；命令移位电路，所述命令移位电路被配置成与控制时钟同步地将所述多个命令信号移位与奇偶校验延迟相对应的延迟值，输出移位的命令信号，以及在所述异步错误信息表示错误产生时将正移位的命令信号初始化；时钟控制电路，所述时钟控制电路被配置成当正在所述命令移位电路中移位的命令信号之中不存在有效命令信号时将所述控制时钟去激活；译码器电路，所述译码器电路被配置成将从所述命令移位电路输出的命令信号译码；命令/地址移位电路，所述命令/地址移位电路被配置成与所述控制时钟同步地将所述多个命令信号和所述多个地址信号移位与所述奇偶校验延迟相对应的延迟值，输出移位的命令信号和地址信号；以及错误日志电路，所述错误日志电路被配置成在所述同步错误信息被激活时将通过所述命令/地址移位电路移位的命令信号和地址信号储存。2.如权利要求1所述的存储器件，其中，所述时钟控制电路被配置成在满足条件(1)至(4)中的一个或更多个时将所述控制时钟去激活：(1)当正在所述命令移位电路中移位的所述命令信号中不存在有效命令信号时；(2)当所述同步错误信息表示错误产生时；(3)当奇偶校验检查功能被去激活时；以及(4)当当前模式为断电模式时。3.如权利要求1所述的存储器件，其中，所述命令移位电路包括多个移位寄存器，所述多个移位寄存器被配置成将所述多个命令信号中与所述多个移位寄存器相对应的命令信号移位。4.如权利要求3所述的存储器件，其中，所述...

【专利技术属性】
技术研发人员：宋清基，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：