一种低电压二极管及其制造方法技术

本发明专利技术涉及一种低电压二极管及其制造方法。该方法包括以下步骤：在第一导电类型的外延层上形成具有开口的绝缘层；以所述绝缘层作为掩膜，在外延层中形成第二导电类型的高浓度掺杂区以与所述外延层形成PN结；在所得到结构的表面上依次淀积夹层保护层和金属层；刻蚀所述金属层得到所述二极管的电极层；选择具有高选择比的刻蚀剂，以所述电极层作为掩膜对所述夹层保护层进行选择性刻蚀，以使刻蚀得到的所述夹层保护层具有与所述电极层相同的外边界。根据本发明专利技术制作的低电压二极管，不仅产品合格率得到显著提高，而且由于制作工艺简化，生产效能获得相应提升。

【技术实现步骤摘要】
一种低电压二极管及其制造方法
本专利技术涉及低电压二极管器件。更具体地，本专利技术涉及一种优化工艺的低电压二极管及其制造方法。
技术介绍
目前低电压二极管芯片生产工艺中，普遍采用固定电阻率的硅基片，如：P+、P++、N+或N++衬底硅基片。生产工艺的主要步骤包括，在选定衬底硅基片上生长特定厚度、电阻率及掺杂类型的外延层，例如：在P++衬底硅基片上生长10μm的P+外延层；在所述外延层中掺杂一定剂量的相反导电型的杂质以形成PN结势垒；以及在引线孔上覆盖金属电极层形成欧姆接触作为引出电极。这样的工艺主要存在两点不足，其一，常规工艺低电压二极管的PN结扩散深度较浅，其抗静电性能及泄放浪涌电流能力较弱，限制了低电压二极管的适用范围。其二，如前所述，低电压二极管的结扩散深度较浅，形成在外延层一侧的金属电极层在形成欧姆接触时易造成PN结结面损伤，损伤严重时甚至可导致芯片的早期失效。以常用的金属铝作为金属电极材料为例，在外延层上形成铝金属层后，为保证金属铝与掺杂外延层形成良好的欧姆接触，需要对得到的结构进行退火以使铝与硅共融。因为硅在铝中有一定的溶解度，退火过程容易引起铝向硅中“楔进”引发铝尖楔现象。在二极管的结扩散深度较浅的情况下，所形成的铝尖楔有可能刺穿PN结结面，导致二极管齐纳击穿漏电流偏大，影响成品率，并有可能导致可靠性下降。为了弥补以上两点不足，本领域技术人员采用在外延层上生长例如Ti-W，Ni-Cr金属阻挡层的方法保护浅PN结或采用在外延层上LPCVD生长多晶硅的工艺方法增加结深，这样通过在外延层和金属电极层之间增加夹层保护层来防止由于外延层一侧的金属电极层形成欧姆接触时损伤PN结结面带来的漏电和击穿不良等影响。夹层保护层的引入很好地解决了上述导致器件性能下降的问题，但却使得二极管制作工艺流程复杂化，图4A-4S为现有技术制备具有夹层保护层的低电压二极管的方法流程示意图。在该方法中，为了形成夹层保护层6，增加了一次薄膜生长，图形化及选择性去除薄膜的工艺步骤，如图4G-4K所示。尤其是为了选择性去除部分夹层保护层6，不得不采用旋涂光刻胶10（图4H），对旋涂的光刻胶层软烘、曝光、显影、硬烘得到光刻胶图形（图4I）、以图形化光刻胶为掩膜对夹层保护层进行湿法腐蚀/干法刻蚀（图4J）和干法剥胶（图4K）等工艺步骤得到图形化的夹层保护层。多个工艺步骤的引入增加了产品中形成缺陷的可能性，而缺陷一旦发生，则增加了芯片报废的可能性。此外，工艺步骤的增加无疑增加了生产的成本，降低了效率，浪费了资源。进一步，在采用上述工艺得到的二极管中，夹层保护层和其上的电极层以不同的光刻工艺形成，二者的外边界很难完全一致，见图4P。这种缺陷可能会导致二极管的性能不良。因此，需要一种既能提高低电压二极管性能又易于大规模生产的低电压二极管制作方法。
技术实现思路
本专利技术的目的在于，提供一种二极管的制造方法，该方法包括以下步骤：在第一导电类型的外延层上形成具有开口的绝缘层；以所述绝缘层作为掩膜，在所述外延层中形成第二导电类型的高浓度掺杂区以与所述外延层形成PN结，所述第二导电类型与所述第一导电类型相反；在所得到结构的表面上淀积夹层保护层；在所述夹层保护层上淀积金属层；刻蚀所述金属层得到所述二极管的一电极层；选择具有高选择比的刻蚀剂，以所述电极层作为掩膜对所述夹层保护层进行选择性刻蚀，以使刻蚀得到的所述夹层保护层具有与所述电极层相同的外边界。优选地，在所得到的结构的所述电极层的对侧上形成对向电极层。优选地，在以电极层作为掩膜对夹层保护层进行选择性刻蚀的步骤后，该方法进一步包括，对所得到的结构进行合金化处理，以形成欧姆接触。优选地，所述淀积夹层保护层的步骤为通过蒸发或溅射淀积阻挡金属层的步骤。优选地，所述金属层为铝层，所述夹层保护层为镍铬阻挡金属层。优选地，所述选择性刻蚀的刻蚀剂为浓硝酸和硝酸铈氨的混合溶液。优选地，所述淀积夹层保护层的步骤进一步包括：通过低压化学气相淀积淀积多晶硅层；通过离子注入或扩散在所述多晶硅层中掺杂第二导电类型的杂质。优选地，所述选择性刻蚀的刻蚀剂为SF6和He的混合气体。优选地，所述对夹层保护层进行选择性刻蚀的步骤进一步包括控制刻蚀终点以防止对得到的结构过刻蚀。优选地，所述形成具有开口的绝缘层的步骤进一步包括在绝缘层上形成刻蚀阻挡层的步骤。根据本专利技术的另一方面，提供一种二极管，该二极管依次包括：第一电极层；第一电极层上的硅衬底；硅衬底上第一导电类型的外延层；所述外延层中与第一导电类型相反的第二导电类型的高浓度掺杂区；所述外延层上具有暴露所述掺杂区的开口的绝缘层；位于所述掺杂区和部分绝缘层上的夹层保护层；位于所述夹层保护层上的第二电极层，其特征在于，所述夹层保护层和所述第二电极层具有完全相同的外边界。优选地，所述第二电极层由选自铝、银、钛银、钛镍银、钛镍金、铝钛镍金的材料制成。优选地，所述夹层保护层由选自铬、钛钨、镍铬合金或多晶硅的材料制成。优选地，所述第二电极层为铝层，所述夹层保护层为镍铬层或第二导电类型的掺杂多晶硅层。本专利技术涉及一种低电压二极管及其制造方法。该新的制造方法是在常规制造工艺的基础上进行的有益改进，即在不增加光刻次数的前提下增加了对器件性能有显著提升的夹层保护层。该新工艺利用正面金属电极层作为掩膜对其下方的夹层保护层进行刻蚀，这种自对准方法简化了工艺，进而获得图形边界完全重合的夹层保护层和金属电极。根据本专利技术制作的低电压二极管，不仅产品合格率得到显著提高，而且由于制作工艺简化，生产效能获得相应提升。根据本专利技术得到的低电压二极管具备以下优点：其一，结构方面，在现有制造方法中，为形成希望形状的夹层保护层和其上的电极层，需要在图形化夹层保护层和电极层的过程中分别形成光刻掩膜进行光刻。因为两次光刻掩膜图形很难完全重合，必然导致在得到的二极管中存在所述电极层和夹层保护层的外边界不重合的缺陷，见图4G～图4S。根据本专利技术的低电压二极管中，因为对夹层保护层的图形化是以其上的图形化的电极层为掩膜进行自对准刻蚀形成的，因而夹层保护层具有与其上的电极层相同的外边界。一方面，该夹层保护层可有效地防止其上的电极层在形成欧姆接触时对PN结结面造成损伤，大大减小了齐纳管击穿漏电流，提高了成品率。另一方面该夹层保护层显著增强了低电压二极管的抗静电能力，并在一定程度上增强了浅结二极管泄放浪涌电流的能力，增加了产品的性能及适用范围。其二，根据本专利技术的方法，通过采用选择性刻蚀对夹层保护层进行图形化，大幅降低了形成夹层保护层的工艺难度。现有二极管制造方法中，用于形成夹层保护层的步骤中的光刻、干法刻蚀、湿法腐蚀、干法剥胶工艺均属于容易在成品中引入缺陷或直接导致废品，这是二极管工艺中的难点工艺或瓶颈工艺。使用本专利技术的工艺方法，通过减少一次光刻步骤，可显著减少这些工艺步骤带来的产品质量不稳定及由此造成的浪费，提高了产品的成品率和产品质量稳定性。其三，与现有二极管制造方法相比，本专利技术通过采用选择性刻蚀对夹层保护层进行图形化，可减少一次光刻，这意味着它不仅提高了制作效能，而且节约了所述夹层保护层光刻工艺中所需的各种光刻原材料的消耗及光刻版制备的成本，根据本专利技术的方法显著降低了二极管的制作成本。其四，实践证明，二极管结构中各层结构的表面愈平坦，形成的电极本文档来自技高网...

【技术保护点】
一种二极管的制造方法，其特征在于，该方法包括以下步骤：在第一导电类型的外延层上形成具有开口的绝缘层；以所述绝缘层作为掩膜，在所述外延层中形成第二导电类型的高浓度掺杂区以与所述外延层形成PN结，所述第二导电类型与所述第一导电类型相反；在所得到结构的表面上淀积夹层保护层；在所述夹层保护层上淀积金属层；刻蚀所述金属层得到所述二极管的一电极层；选择具有高选择比的刻蚀剂，以所述电极层作为掩膜对所述夹层保护层进行选择性刻蚀，以使刻蚀得到的所述夹层保护层具有与所述电极层相同的外边界。

【技术特征摘要】
1.一种二极管的制造方法，其特征在于，该方法包括以下步骤：在第一导电类型的外延层上形成具有开口的绝缘层；以所述绝缘层作为掩膜，在所述外延层中形成第二导电类型的高浓度掺杂区以与所述外延层形成PN结，所述第二导电类型与所述第一导电类型相反；在所得到结构的表面上淀积夹层保护层；在所述夹层保护层上淀积金属层；刻蚀所述金属层得到所述二极管的一电极层；选择具有高选择比的刻蚀剂，以所述电极层作为掩膜对所述夹层保护层进行选择性刻蚀，以使刻蚀得到的所述夹层保护层具有与所述电极层相同的外边界。2.如权利要求1所述的二极管的制造方法，其特征在于；在所得到的结构的所述电极层的对侧上形成对向电极层。3.如权利要求1所述的二极管的制造方法，其特征在于，在以电极层作为掩膜对夹层保护层进行选择性刻蚀的步骤后，该方法进一步包括，对所得到的结构进行合金化处理，以形成欧姆接触。4.如权利要求1所述的二极管的制造方法，其特征在于，所...

【专利技术属性】
技术研发人员：周源，
申请(专利权)人：北京燕东微电子有限公司，
类型：发明
国别省市：