本发明专利技术提供一种大电流密度、低电压功率型发光二极管及其制造方法，先于半导体衬底表面制作多个发光单元，且由相邻的两个发光单元组成并联单元；然后制作掩膜版并依据并各该联单元进行正划形成裂片走道；然后依据掩膜版进行ICP刻蚀，以在并联单元内的两个发光单元交接处形成隔离走道，同时在所述裂片走道及隔离走道侧壁形成波浪形的粗化结构；最后制作电极、背镀反射镜以及裂片以获得相互隔离的并联单元。本发明专利技术可以提高芯片的稳定性；将传统的单颗功率型LED芯片改成两颗并联，通过优化芯片电流密度的方式提高芯片的发光效率，并通过电流分流降低芯片的工作电压；侧壁的波浪形粗化结构有利于提高芯片的出光效率。
【技术实现步骤摘要】
【专利摘要】本专利技术提供，先于半导体衬底表面制作多个发光单元，且由相邻的两个发光单元组成并联单元；然后制作掩膜版并依据并各该联单元进行正划形成裂片走道；然后依据掩膜版进行ICP刻蚀，以在并联单元内的两个发光单元交接处形成隔离走道，同时在所述裂片走道及隔离走道侧壁形成波浪形的粗化结构；最后制作电极、背镀反射镜以及裂片以获得相互隔离的并联单元。本专利技术可以提高芯片的稳定性；将传统的单颗功率型LED芯片改成两颗并联，通过优化芯片电流密度的方式提高芯片的发光效率，并通过电流分流降低芯片的工作电压；侧壁的波浪形粗化结构有利于提高芯片的出光效率。【专利说明】
本专利技术属于半导体照明领域，特别是涉及。
技术介绍
半导体照明作为新型高效固体光源，具有寿命长、节能、环保、安全等显著优点，将成为人类照明史上继白炽灯、荧光灯之后的又一次飞跃，其应用领域正在迅速扩大，正带动传统照明、显示等行业的升级换代，其经济效益和社会效益巨大。正因如此，半导体照明被普遍看作是21世纪最具发展前景的新兴产业之一，也是未来几年光电子领域最重要的制高点之一。发光二极管是由II1-1V族化合物，如GaAs (砷化镓)、GaP (磷化镓)、GaAsP (磷砷化镓)等半导体制成的，其核心是PN结。因此它具有一般P-N结的1-N特性，即正向导通，反向截止、击穿特性。此外，在一定条件下，它还具有发光特性。在正向电压下，电子由N区注入P区，空穴由P区注入N区。进入对方区域的少数载流子(少子)一部分与多数载流子(多子)复合而发光。现有的功率型发光二极管多为单个的发光二极管单元组成的，这种单个的发光二极管难以承受较高的电压而严重影响其功率的提高，因而往往难以达到所期待的性能要求。进一步地，根据斯涅耳定律，现有GaN基LED的光抽取效率受制于GaN与空气之间巨大的折射率差，光从GaN (n?2.5)到空气(n=1.0)的临界角约为23°，只有在入射角在临界角以内的光可以出射到空气中，而临界角以外的光只能在GaN内部来回反射，直至被自吸收，严重降低了发光二极管的出光效率。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供，用于解决现有技术中功率型发光二极管电压承受能力差、且出光效率难以提高的问题。为实现上述目的及其他相关目的，本专利技术提供一种大电流密度、低电压功率型发光二极管的制造方法，所述制造方法至少包括以下步骤:I)提供一半导体衬底，于所述半导体衬底表面依次形成包括N型层、量子阱层及P型层的发光元件，并于所述发光元件中定义多个发光单元，且每相邻的两个发光单元组成一并联单元；2)于各该发光单元制作N电极制备区域；3)于上述结构表面制作掩膜版，所述掩膜版在各该并联单元内的两个发光单元交接处具有预设宽度的窗口 ；4)对所述发光元件进行正划，于各该并联单元的交接处形成延伸至所述半导体衬底内且具有预设深度的裂片走道；5)依据所述掩膜版采用感应耦合等离子ICP刻蚀法对上述结构进行刻蚀，以在各该并联单元内的两个发光单元交接处形成直至所述半导体衬底的隔离走道，同时于各该裂片走道及隔离走道侧壁形成粗化结构；6)去除所述掩膜版；7)于各该发光单元的P型层上表面制作透明导电层，于各该透明导电层表面制作P电极，并于各该N电极制备区域制备N电极；8)从背面减薄所述半导体衬底，并于所述半导体衬底背面制作反射镜；9)依据各该并联单元进行裂片，获得独立的并联单元。在本专利技术的大电流密度、低电压功率型发光二极管的制造方法中，所述半导体衬底为蓝宝石衬底，所述N型层为N-GaN层，所述量子阱层为InGaN层，所述P型层为P-GaN层。在本专利技术的大电流密度、低电压功率型发光二极管的制造方法步骤2)中，先制作光刻掩膜版，然后采用ICP刻蚀法刻蚀所述P型层及量子阱层形成一 N型层平台，以形成N电极制备区域。在本专利技术的大电流密度、低电压功率型发光二极管的制造方法中，步骤3)所述的掩膜版为图形化的SiO2层，其中，所述SiO2层于各该并联单元中的两个发光单元交接处具有预设宽度的窗口。在本专利技术的大电流密度、低电压功率型发光二极管的制造方法中，步骤4)中采用激光划片的方式对所述发光元件进行正划。在本专利技术的大电流密度、低电压功率型发光二极管的制造方法中，所述粗化结构为规则的波浪形微结构。在本专利技术的大电流密度、低电压功率型发光二极管的制造方法中，所述预设深度为20?30微米。在本专利技术的大电流密度、低电压功率型发光二极管的制造方法中，步骤8)中采用研磨或湿法腐蚀法减薄所述半导体衬底。在本专利技术的大电流密度、低电压功率型发光二极管的制造方法中，步骤9)中采用刀片裂片的方式对各该并联单元进行裂片，获得独立的并联单元。本专利技术还提供一种依据权上述任意一方案所述的大电流密度、低电压功率型发光二极管的制造方法所制造的大电流密度、低电压功率型发光二极管。如上所述，本专利技术的大电流密度、低电压功率型发光二极管及其制造方法，具有以下有益效果:于半导体衬底表面制作多个发光单元，且由相邻的两个发光单元组成并联单元；然后制作掩膜版并依据并各该联单元进行正划形成裂片走道；然后依据掩膜版进行ICP刻蚀，以在并联单元内的两个发光单元交接处形成隔离走道，同时在所述裂片走道及隔离走道侧壁形成波浪形的粗化结构；最后制作电极、背镀反射镜以及裂片以获得相互隔离的并联单元。本专利技术可以提高芯片的稳定性；将传统的单颗功率型LED芯片改成两颗并联，通过优化芯片电流密度的方式提高芯片的发光效率，并通过电流分流降低芯片的工作电压；侧壁的波浪形粗化结构有利于提高芯片的出光效率。【专利附图】【附图说明】图广图2b显示为本专利技术大电流密度、低电压功率型发光二极管及其制造方法步骤I)所呈现的结构示意图。图3a~图3b显示为本专利技术大电流密度、低电压功率型发光二极管及其制造方法步骤2)所呈现的结构示意图。图4显示为本专利技术大电流密度、低电压功率型发光二极管及其制造方法步骤3)所呈现的结构示意图。图5a~图5b显示为本专利技术大电流密度、低电压功率型发光二极管及其制造方法步骤4)所呈现的结构示意图。图6显示为本专利技术大电流密度、低电压功率型发光二极管及其制造方法步骤5)所呈现的结构示意图。图7显示为本专利技术大电流密度、低电压功率型发光二极管及其制造方法步骤6)所呈现的结构示意图。图8~图9显示为本专利技术大电流密度、低电压功率型发光二极管及其制造方法步骤7)所呈现的结构示意图。图10显示为本专利技术大电流密度、 低电压功率型发光二极管及其制造方法步骤8)所呈现的结构示意图。图1la~图1lb显示为本专利技术大电流密度、低电压功率型发光二极管及其制造方法步骤9)所呈现的结构示意图。元件标号说明I并联单元10发光单元101半导体衬底102N 型层103量子阱层104 P 型层105N电极制备区域106掩膜版107窗口108裂片走道109粗化结构110隔离走道111透明导电层112P 电极113N 电极114 反射镜【具体实施方式】以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变本文档来自技高网...
【技术保护点】
一种大电流密度、低电压功率型发光二极管的制造方法，其特征在于，所述制造方法至少包括以下步骤：1）提供一半导体衬底，于所述半导体衬底表面依次形成包括N型层、量子阱层及P型层的发光元件，并于所述发光元件中定义多个发光单元，且每相邻的两个发光单元组成一并联单元；2）于各该发光单元制作N电极制备区域；3）于上述结构表面制作掩膜版，所述掩膜版在各该并联单元内的两个发光单元交接处具有预设宽度的窗口；4）对所述发光元件进行正划，于各该并联单元的交接处形成延伸至所述半导体衬底内且具有预设深度的裂片走道；5）依据所述掩膜版采用感应耦合等离子ICP刻蚀法对上述结构进行刻蚀，以在各该并联单元内的两个发光单元交接处形成直至所述半导体衬底的隔离走道，同时于各该裂片走道及隔离走道侧壁形成粗化结构；6）去除所述掩膜版；7）于各该发光单元的P型层上表面制作透明导电层，于各该透明导电层表面制作P电极，并于各该N电极制备区域制备N电极；8）从背面减薄所述半导体衬底，并于所述半导体衬底背面制作反射镜；9）依据各该并联单元进行裂片，获得独立的并联单元。
【技术特征摘要】
【专利技术属性】
技术研发人员：张楠，郝茂盛，
申请(专利权)人：上海蓝光科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。