存储器保护电路、处理单元和存储器保护方法技术

本发明专利技术涉及一种存储器保护电路、处理单元和存储器保护方法。根据一个实施例的存储器保护电路（6_1）包括存储器访问信息寄存器（8），存储与能由各个虚拟机访问的存储器区域有关的存储器访问信息，以及访问确定电路（9），基于每一虚拟机访问存储器（11）时的存储器地址（ADD_M）、与访问该存储器（11）的虚拟机有关的信息（VM_n_M）、以及在该存储器访问信息寄存器（8）中存储的存储器访问信息，确定是否允许虚拟机访问存储器区域。

【技术实现步骤摘要】
相关申请的交叉引用本申请基于2012年5月1日提交的日本专利申请No.2012-104579并要求其优先权权益，其全部内容通过引入合并于此。
本专利技术涉及存储器保护电路、处理单元和存储器保护方法，并且例如涉及通过各个虚拟机来控制对存储器的访问的存储器保护电路、处理单元和存储器保护方法。
技术介绍
通常，诸如中央处理单元（CPU）的处理单元包括存储器保护机构，存储器保护机构控制对存储器的访问以便于保护存储器免受未授权访问。存储器保护机构能设定向或从存储器空间中的预定地址写入或读取的允许/禁止。存储器保护机构包括，例如，存储器管理单元（MMU）和存储器保护单元（MPU）。此外，存在一种虚拟化技术，该技术使得单一物理资源（硬件资源）看起来像多个资源。通过使用该虚拟化技术，例如，可以在一个CPU上操作多个虚拟机（VM），由此能够在相应的虚拟机上操作不同操作系统（OS）。日本未经审查专利申请公开No.2011-146030公开了一种存储器保护技术，该技术通过使得能够对确定为具有高可靠性的保护区域进行直接访问来减轻执行效率的下降，并且抑制作为未授权访问的对确定为具有低可靠性的保护区域的直接访问。日本未经审查专利申请公开No.2009-009232公开了一种向计算机系统提供了高可靠性的技术，并且具体地，公开了一种保护操作系统的内核的技术。
技术实现思路
如在
技术介绍
中所述，可以例如通过使用虚拟化技术来在一个CPU上操作多个虚拟机。在这种情况下，可以在相应的虚拟机上操作不同的OS和应用程序。然而，由于虚拟机共享单一物理存储器，所以当在CPU中使用虚拟化技术时，需要防止各个虚拟机对存储器的访问的干扰。因此，需要提供一种控制各个虚拟机对存储器的访问的存储器保护机构。然而，当例如使用包括存储器保护功能和地址转换功能的存储器管理单元（MMU）作为存储器保护机构时，需要大量的硬件资源。因此，需要一种利用少量硬件资源来控制各个虚拟机对存储器的访问的存储器保护机构（存储器保护电路）。从说明书和附图中的描述，其他问题和新颖特征将是显而易见的。根据一个实施例的存储器保护电路包括存储器访问信息寄存器和访问确定电路。存储器访问信息寄存器存储与能够由各个虚拟机访问的存储器区域有关的存储器访问信息，并且访问确定电路基于在各个虚拟机访问存储器时的存储器地址、与访问该存储器的虚拟机有关的信息、以及存储在该存储器访问信息寄存器中的存储器访问信息，来确定是否允许虚拟机访问存储器区域。根据一个实施例的处理单元包括：运算电路，该运算电路执行与各个虚拟机相对应的程序；虚拟机调度器，所述虚拟机调度器向虚拟机分配程序的执行时间；以及存储器保护电路，该存储器保护电路控制各个虚拟机对存储器的访问。根据一个实施例的存储器保护方法包括：将与能由各个虚拟机访问的存储器区域有关的存储器访问信息存储在存储器访问信息寄存器中；以及基于在各个虚拟机访问存储器时的存储器地址、与访问该存储器的虚拟机有关的信息、以及存储在该存储器访问信息寄存器中的存储器访问信息，来确定是否允许虚拟机访问存储器。根据上述实施例，可以提供能够利用少量硬件资源来控制各个虚拟机对存储器的访问的存储器保护电路、处理单元和存储器保护方法。附图说明从结合附图获得的特定实施例的下述描述中，上述和其他方面、优点和特征将是显而易见的，在附图中：图1是用于描述包括根据第一实施例的存储器保护电路的处理单元的框图；图2是用于描述虚拟化技术的图；图3是用于描述由运算电路执行的指令的顺序的一个示例的图；图4是示出根据第一实施例的存储器保护电路的一个示例的框图；图5是示出包括在根据第一实施例的存储器保护电路中的存储器区域设定寄存器的一个示例的图；图6是示出包括在根据第一实施例的存储器保护电路中的存储器区域分配寄存器的一个示例的图；图7是用于描述使用虚拟化技术构建的系统的框图；图8是用于描述根据第一实施例的存储器保护电路的操作的流程图；图9是用于描述包括根据第二实施例的存储器保护电路的处理单元的框图；图10是示出根据第二实施例的存储器保护电路的一个示例的框图；图11是用于描述根据第二实施例的存储器保护电路的操作的流程图；图12是用于描述包括根据第三实施例的存储器保护电路的处理单元的框图；图13是用于描述由运算电路执行的指令的顺序的一个示例的图；图14是示出根据第四实施例的存储器保护电路的一个示例的框图；图15是示出根据第五实施例的存储器保护电路的一个示例的框图；图16是示出包括在根据第五实施例的存储器保护电路中的存储器访问信息寄存器中存储的信息的一个示例的表；图17是示出根据第六实施例的存储器保护电路的一个示例的框图；以及图18是示出包括在根据第六实施例的存储器保护电路中的寄存器访问信息寄存器中所存储的信息的一个示例的表。具体实施方式<第一实施例>图1是用于描述包括根据第一实施例的存储器保护电路的处理单元（CPU）的框图。图1中所示的处理单元1包括指令缓冲器2、选择器3、运算电路4、虚拟机调度器5和存储器保护电路6_1。存储器保护电路6_1包括存储器访问信息寄存器8和访问确定电路9。图1中所示的处理单元1通过总线10连接到存储器11。尽管作为本实施例的示例，以存储器保护电路6_1被包括在处理单元1中为背景来进行描述，但是存储器保护电路6_1可以被提供为与处理单元1分离。指令缓冲器2临时存储要由处理单元1处理的程序。指令缓冲器2包括指令缓冲区域BUF_0至BUF_2。指令缓冲区域BUF_0至BUF_2临时存储与各个虚拟机相对应的程序。例如，可以通过总线10将指令（程序）提供给指令缓冲器2，或可以将存储在指令存储器（未示出）中的指令提供给指令缓冲器2。选择器3根据从虚拟机调度器5输出的虚拟机选择信号VM_SEL来选择指令缓冲区域BUF_0至BUF_2中的一个，并且将从选择的指令缓冲区域读出的程序输出到运算电路4。具体地，选择器3根据虚拟机选择信号VM_SEL来从多个虚拟机（VM#0至VM#2）中选择一个虚拟机，并且向运算电路4输出要在选择的虚拟机中执行的程序。注意，指令缓冲区域BUF_0至BUF_2分别对应于VM#0至VM#2。虚拟机调度器5输出虚拟机本文档来自技高网...

【技术保护点】
一种存储器保护电路，包括：存储器访问信息寄存器，所述存储器访问信息寄存器存储与存储器区域有关的存储器访问信息，所述存储器区域能够由各个虚拟机来访问；以及第一访问确定电路，所述第一访问确定电路基于在各个虚拟机访问存储器时的存储器地址、与访问所述存储器的虚拟机有关的信息、以及存储在所述存储器访问信息寄存器中的所述存储器访问信息，来确定是否允许所述虚拟机访问所述存储器区域。

【技术特征摘要】
2012.05.01 JP 2012-1045791.一种存储器保护电路，包括：
存储器访问信息寄存器，所述存储器访问信息寄存器存储与存储
器区域有关的存储器访问信息，所述存储器区域能够由各个虚拟机来
访问；以及
第一访问确定电路，所述第一访问确定电路基于在各个虚拟机访
问存储器时的存储器地址、与访问所述存储器的虚拟机有关的信息、
以及存储在所述存储器访问信息寄存器中的所述存储器访问信息，来
确定是否允许所述虚拟机访问所述存储器区域。
2.根据权利要求1所述的存储器保护电路，其中，所述存储器访
问信息寄存器包括：
多个存储器区域设定寄存器，所述多个存储器区域设定寄存器存
储与各个存储器区域有关的存储器区域信息，并且与所述各个存储器
区域相对应地进行提供；以及
多个存储器区域分配寄存器，所述多个存储器区域分配寄存器存
储与能够访问所述各个存储器区域的所述虚拟机有关的信息，并且与
所述各个存储器区域相对应地进行提供。
3.根据权利要求2所述的存储器保护电路，其中，所述第一访问
确定电路包括：
地址确定电路，所述地址确定电路与所述各个存储器区域设定寄
存器相对应地进行提供，并且基于存储在所述各个存储器区域设定寄
存器中的所述存储器区域信息来确定当访问所述存储器时从所述各个
虚拟机输出的所述存储器地址是否被包括在所述存储器区域中，以及
存储器访问确定电路，所述存储器访问确定电路与所述各个地址
确定电路相对应地进行提供，并且基于与能够访问存储在所述各个存
储器区域分配寄存器中的所述各个存储器区域的虚拟机有关的信息以
及与访问所述存储器的虚拟机有关的信息，来掩蔽所述地址确定电路

\t中的确定结果。
4.根据权利要求2所述的存储器保护电路，进一步包括寄存器访
问确定电路，所述寄存器访问确定电路与所述各个存储器区域设定寄
存器相对应地进行提供，并且基于与能够访问存储在所述各个存储器
区域分配寄存器中的所述各个存储器区域设定寄存器的虚拟机有关的
信息以及与访问所述存储器区域设定寄存器的虚拟机有关的信息，来
确定是否允许所述虚拟机访问所述存储器区域设定寄存器。
5.根据权利要求1所述的存储器保护电路，其中，与访问所述存
储器的所述虚拟机有关的信息是从虚拟机调度器输出的，所述虚拟机
调度器向所述虚拟机分配程序的执行时间并且确定要处理的所述虚拟
机的顺序。
6.根据权利要求1所述的存储器保护电路，其中，与访问所述存
储器的所述虚拟机有关的信息是从虚拟机/线程调度器输出的，所述虚
拟机/线程调度器确定要在所述各个虚拟机中执行的指令的顺序。
7.根据权利要求2所述的存储器保护电路，其中，管理所述各个
虚拟机的超级管理程序被授权访问所述存储器区域分配寄存器。
8.根据权利要求2所述的存储器保护电路，其中，管理所述各个
虚拟机的超级管理程序被授权访问所述存储器区域分配寄存器和所述
存储器区域设定寄存器。
9.根据权利要求1所述的存储器保护电路，其中，所述第一访问
确定电路包括：
地址确定电路，所述地址确定电路基于所述存储器访问信息来输
出与允许访问所述存储器区域的虚拟机有关的信息，所述存储器区域
与在访问所述存储器时从...

【专利技术属性】
技术研发人员：中田善之，伊藤雅之，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：