具有直接耦合到本体区域的源极线的存储器装置制造方法及图纸

本发明专利技术展示存储器装置、存储器单元串及操作存储器装置的方法。所描述的配置包含将细长本体区域直接耦合到源极线。所展示的配置及方法应提供可靠偏压给本体区域以实现存储器操作，如擦除。

【技术实现步骤摘要】
【国外来华专利技术】具有直接耦合到本体区域的源极线的存储器装置优先申请案本申请案主张2011年1月21日申请的第13/011,223号美国申请案的优先权权益，所述申请案以引用的方式并入本文中。

技术介绍
提供具有较高存储器容量的较小装置始终需要较高存储器密度。在半导体芯片的表面上横向形成存储器装置使用大量芯片面积。改进式存储器装置需要新配置来进一步增加存储器密度使之超出传统横向形成的存储器装置。
技术实现思路
在一个实例中，一种存储器装置包含细长本体区域，其具有耦合到第一端部的源极区域及耦合到第二端部的漏极区域。所述存储器装置包含多个栅极，其沿着所述细长本体区域的长度，所述多个栅极的各者是通过至少一电荷存储结构而与所述细长本体区域分离；以及源极线，其直接耦合到所述本体区域。在另一实例中，一种存储器装置包含p型细长本体区域，其具有耦合到第一端部的n型源极区域及耦合到第二端部的n型漏极区域。所述存储器装置包含多个栅极，其沿着所述p型细长本体区域的长度，所述多个栅极的各者是通过至少一相应电荷存储结构而与所述p型本体区域分离。所述存储器装置包含第一选择栅极，其与所述本体区域的第一端部相邻；以及第二选择栅极，其与所述本体区域的第二端部相邻。所述存储器装置包含源极线，其在所述本体区域的端部处直接耦合到所述p型细长本体区域，其中所述n型源极区域实质上围绕所述p型细长本体区域的端部的截面且还耦合到所述源极线。在另一实例中，一种存储器装置包含U形存储器单元串。所述U形存储器单元串包含细长本体区域，其具有第一面向上的端部及第二面向上的端部。所述U形存储器单元串包含漏极区域，其耦合到所述第一面向上的端部；源极区域，其耦合到所述第二面向上的端部；以及多个栅极，其沿着所述细长本体区域的长度。所述存储器装置包含数据线，其耦合到所述漏极区域；以及源极线，其直接耦合到所述细长本体区域的所述第二面向上的端部并耦合到所述源极区域。在另一实例中，一种用于擦除存储器单元串的方法包含：将多个栅极加偏压到第一电压；以及将源极线加偏压到第二电压，其中所述源极线是直接耦合到所述串的细长本体区域，所述第二电压不同于所述第一电压。在另一实例中，一种用于编程存储器单元串的方法包含：将多个栅极加偏压到第一电压；将用于编程的选定栅极加偏压到第二电压；以及将源极线加偏压到第三电压，其中所述源极线是直接耦合到所述串的细长本体区域，所述第二电压不同于所述第一电压。附图说明图1展示根据本专利技术的实施例的存储器装置。图1A展示根据本专利技术的实施例的沿着来自图1的线1A-1A的截面。图1B展示根据本专利技术的实施例的沿着来自图1的线1B-1B的截面。图2A展示根据本专利技术的实施例的擦除操作期间的存储器装置。图2B展示根据本专利技术的实施例的擦除操作期间来自图2A的存储器装置的一部分的框图。图3展示根据本专利技术的实施例的编程操作期间的存储器装置。图4展示根据本专利技术的实施例的读取操作期间的存储器装置。图5展示形成根据本专利技术的实施例的存储器装置的选定阶段。图6展示使用根据本专利技术的实施例的存储器装置的信息处置系统。具体实施方式在本专利技术的下列实施方式中参考随附图式，所述随附图式形成本专利技术的一部分且其中通过图解说明展示其中可实践本专利技术的特定实施例。这些实施例经足够详细描述以使所属领域的技术人员能够实践本专利技术。可利用其它实施例且可作出逻辑改变、电改变等等。本申请案中使用的术语“水平”被定义为平行于衬底(比如晶片或裸片)的常规平面或表面的平面，无论所述衬底的定向为何。术语“垂直”指代垂直于如上文定义的水平的方向。关于所述衬底的顶表面上的常规平面或表面定义比如“上”、“侧”(如在“侧壁”中)、“较高”、“较低”、“上方”及“下方”的前置词，无论所述衬底的定向为何。因此，不应将下列实施方式视为限制意义，且仅通过随附权利要求书以及此些权利要求书所授予的等效物的全部范围来定义本专利技术的范围。图1、1A及1B展示形成于衬底102上的存储器装置100。(若干)电荷存储层112(例如，隧道电介层、多晶硅层及电荷阻断层的组合；氮化物层、氧化物层及氮化物层的组合；或可提供电荷存储功能的其它任何其它层或层组合，无论是当前已知或未来开发)实质上围绕细长本体区域110以形成对应于多个栅极114的各者(其也可实质上围绕细长本体区域110及电荷存储层112的相应截面)的相应电荷结构。图中展示第一选择栅极120及第二选择栅极122用以分别将细长本体区域110选择性地耦合到漏极区域132及源极区域130。电介质104可填入如上文所述的组件之间的间隔。图1A展示其中细长本体区域110形成具有一对面向上的端部111、113的“U”形的实施例。另一实例配置(未展示)包含线性、垂直、细长本体区域110，本体区域110的一个端部面向上且另一端部面向下。另一实例配置(未展示)包含水平、线性、细长本体区域110，本体区域110的端部在任一侧上。相较于其中在结构较深处形成组件的实施例，具有两个面向上的端部111、113(比如“U”形配置)的实施例可使一些组件在制造期间更容易形成于细长本体区域110的端部111、113处。在一个实例中，细长本体区域110是由p型半导体材料形成，如p型多晶硅。可通过多个工艺步骤形成细长本体区域110，比如其中第一端部111是形成于不同于用以形成细长本体区域110的其它部分(比如第二端部113)的步骤的多晶硅沉积步骤中。因此，在至少一些实施例中，第一端部111可高于第二端部113。图中展示源极区域130及漏极区域132分别耦合到细长本体区域110的第一端部111及第二端部113。在一个实例中，源极区域130及漏极区域包含n型半导体材料，如n+多晶硅。在操作中，源极区域130到细长本体区域110到漏极区域132的路径充当n-p-n晶体管，其中选择栅极120、122与栅极114经操作以容许或禁止沿着路线传输信号。图中展示源极线126及数据线(比如位线128)分别耦合到源极区域130及漏极区域132。在一个实施例中，使用插塞124以将位线128直接耦合(例如，直接物理连接以形成电连接，或以其它方式形成电连接但无用于n-p或p-n结击穿的电位)到漏极区域132。源极线126、位线128及插塞124的各者可包括比如铝、铜或钨等金属或这些或其它导体金属的合金，可由或基本上由比如铝、铜或钨等金属或这些或其它导体金属的合金组成。在本专利技术中，术语“金属”进一步包含金属氮化物或主要作为导体而操作的其它材料。如上所述，图1展示直接耦合到插塞124的漏极区域132，插塞124将漏极区域132有效地耦合到位线128。图中展示源极区域130直接耦合到源极线126。细长本体区域110也直接耦合到源极线126。沿着线1B-1B的截面展示选择栅极120及122。如在所述截面中可见，在一个实施例中，选择栅极120及122实质上沿着一行连续。在此配置中，选择栅极120或122的致动每次致动多个细长本体区域。沿着线1A-1A展示的截面展示若干个漏极区域132及源极区域130。如在所述截面中可见，在一个实施例中，漏极区域132是分离的，而源极区域130实质上连续，其中单一源极区域130用于多个细长本体区域110。在一个实例中，源极区域130实质上围绕多个细长本体区域110本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2011.01.21 US 13/011,2231.一种存储器装置，其包括：p型细长本体区域；n型源极区域，其耦合到所述p型细长本体区域的第一端部；n型漏极区域，其耦合到所述p型细长本体区域的第二端部；多个栅极，所述多个栅极的位置沿着所述p型细长本体区域的长度分布，所述多个栅极的各者是通过围绕所述p型细长本体区域的至少一相应电荷存储结构而与所述p型细长本体区域分离；第一选择栅极，其与所述p型细长本体区域的第一端部相邻；第二选择栅极，其与所述p型细长本体区域的第二端部相邻；以及源极线，其在所述p型细长本体区域的端部处直接耦合到所述p型细长本体区域，其中所述源极线堆叠在所述n型源极区域的顶部上；其中所述n型源极区域围绕所述p型细长本体区域的端部的截面且还耦合到所述源极线。2.根据权利要求1所述的存储器装置，其中所述p型细长本体区域的第一端部和第二端部的至少一者是由p+掺杂多晶硅形成。3.根据权利要求1所述的存储器装置，其中所述n型源极区域是由n+多晶硅形成。4.根据权利要求1所述的存储器装置，其中所述n型漏极区域是由n+多晶硅形成。5.根据权利要求1所述的存储器装置...

【专利技术属性】
技术研发人员：合田晃，
申请(专利权)人：美光科技公司，
类型：
国别省市：