一种存储装置制造方法及图纸

本发明专利技术公开了一种存储装置。该存储装置包括：基板；位于所述基板上的源极；位于所述基板上的漏极；位于所述基板上的浮置栅极介电层；位于所述浮置栅极介电层上的浮置栅极，所述浮置栅极包含金属；位于所述浮置栅极上的选择栅极介电层；以及位于所述选择栅极介电层上的选择栅极，所述选择栅极包含金属。

【技术实现步骤摘要】
一种存储装置
本专利技术的公开内容通常涉及半导体，更特别地涉及嵌入式闪速存储器（快闪存储器，闪存，embeddedflashmemory）。
技术介绍
考虑到对于计算能力和数据存储的需求日益增加，基于半导体的存储器现在变得无处不在。考虑到这些装置的普及，正在进行努力以改善制造工艺以及所得的半导体装置。
技术实现思路
根据本专利技术的实施方式，提供了一种存储装置，包括：基板；位于所述基板上的源极；位于所述基板上的漏极；位于所述基板上的浮置栅极介电层；位于所述浮置栅极介电层上的浮置栅极，所述浮置栅极包含金属；位于所述浮置栅极上的选择栅极介电层；以及位于所述选择栅极介电层上的选择栅极，所述选择栅极包含金属。根据本专利技术的存储装置，用于将所述源极与所述漏极电耦接。根据本专利技术的存储装置，用于将电流传输至所述选择栅极。根据本专利技术的存储装置，还包括局部互连金属以将电流传输至所述选择栅极。根据本专利技术的实施方式，提供了一种存储装置，包括：包含金属的浮置栅极；包含金属的选择栅极；以及设置在所述浮置栅极与所述选择栅极之间的介电层。根据本专利技术的存储装置，还包括所述存储装置的基板。根据本专利技术的存储装置，还包括位于所述基板上的源极。根据本专利技术的存储装置，还包括位于所述基板上的漏极。根据本专利技术的存储装置，还包括位于所述基板上的浮置栅极介电层。根据本专利技术的存储装置，所述浮置栅极位于所述浮置栅极介电层上，所述浮置栅极包含金属。根据本专利技术的存储装置，所述介电层为选择栅极介电层。根据本专利技术的存储装置，所述选择栅极介电层位于所述浮置栅极上。根据本专利技术的存储装置，所述选择栅极位于所述选择栅极介电层上。根据本专利技术的实施方式，提供了一种方法，包括：在基板中形成源极和漏极；在所述基板上生长浮置栅极氧化物层；通过在所述浮置栅极氧化物层上沉积第一金属层来形成浮置栅极；在所述第一金属层上生长选择栅极氧化物层；通过对所述第二金属层、所述选择栅极氧化物层、所述第一金属层和所述浮置栅极氧化物层的部分进行蚀刻来制造互连通孔；以及通过在所述选择栅极氧化物层上沉积第二金属层来形成选择栅极。根据本专利技术的方法，其中，所述形成源极和漏极的步骤包括：提供所述基板；在所述基板上热生长场氧化物层；将第一光致抗蚀剂旋涂到所述基板上；将掺杂掩模置于所述基板上的所述光致抗蚀剂的顶上；从所述掺杂掩模的上方将所述第一光致抗蚀剂的一部分曝露于紫外线（UV）辐射；除去所述掺杂掩模；将曝露的第一光致抗蚀剂显影；对所述场氧化物层的部分进行蚀刻；除去任何残留的第一光致抗蚀剂；将掺杂剂材料涂布至经蚀刻的场氧化物层；对涂布的掺杂剂材料应用预沉积工艺；除去过量的掺杂剂材料；以及使残留的掺杂剂材料扩散到所述基板中。根据本专利技术的方法，其中，所述生长浮置栅极氧化物层的步骤包括：将第二光致抗蚀剂旋涂到经掺杂的基板上；将蚀刻掩模置于经掺杂的基板上的所述第二光致抗蚀剂上；从所述蚀刻掩模的上方将所述第二光致抗蚀剂的一部分曝露于紫外线辐射；除去所述蚀刻掩模；将曝露的第二光致抗蚀剂显影；对所述场氧化物层的一部分进行蚀刻；除去任何过量的第二光致抗蚀剂；以及生长浮置栅极氧化物层。根据本专利技术的方法，其中，所述形成浮置栅极的步骤包括：将金属层沉积到所述浮置栅极氧化物层上；将第三光致抗蚀剂旋涂到沉积的金属层上；将栅极掩模置于所述第三光致抗蚀剂上；从所述栅极掩模的上方将所述第三光致抗蚀剂的一部分曝露于紫外线辐射；除去所述栅极掩模；将曝露的第三光致抗蚀剂显影；对所述金属层的部分进行蚀刻；除去任何残留的第三光致抗蚀剂；以及将所述金属层退火。根据本专利技术的方法，所述制造互连通孔的步骤包括：将第四光致抗蚀剂旋涂到所述选择栅极氧化物层上；将通孔掩模施加至所述选择栅极氧化物层上的所述第四光致抗蚀剂；将所述第四光致抗蚀剂的部分曝露于紫外线辐射；除去所述通孔掩模；将所述第四光致抗蚀剂的曝露部分显影；对所述选择栅极氧化物层的部分进行蚀刻；对所述第一金属层的部分进行蚀刻；对所述浮置栅极氧化物层的部分进行蚀刻；以及除去任何残留的第四光致抗蚀剂。根据本专利技术的方法，所述形成选择栅极的步骤包括：沉积第二金属层；将第五光致抗蚀剂旋涂到所述第二金属层上；将金属接触掩模施加至所述第二金属层上的所述第五光致抗蚀剂；将所述第五光致抗蚀剂的部分曝露于紫外线辐射；除去所述金属接触掩模；将曝露的第五光致抗蚀剂显影；对所述第二金属层的部分进行蚀刻；对所述选择栅极氧化物层的部分进行蚀刻；对所述第一金属层的部分进行蚀刻；对所述浮置栅极氧化物层的部分进行蚀刻；除去任何过量的第五光致抗蚀剂；以及将所述第二金属层退火。根据本专利技术的实施方式，提供了一种通过上述方法形成的存储装置。附图说明参考下列附图可以更好地理解本专利技术的许多方面。在清楚地说明本专利技术的原理时，附图中的部件不必按比例，而是重点放置。此外，在图中，在几个图中各处，相同的参考标号指示对应的部分（部件）。图1是示出了现有技术的闪速存储器单元（闪速存储单元，闪存单元，flashmemorycell）的图。图2是示出了与金属氧化物半导体场效应晶体管（MOSFET）中存在的类似，使用金属栅极和局部互连金属形成的闪速存储器单元的一个实施方式的图。图3示出了用于制造闪速存储器单元的一个实施方式的源极和漏极的一系列步骤。图4示出了在闪速存储器单元的一个实施方式中沉积栅极氧化物层的一系列步骤。图5示出了用于制造闪速存储器单元的一个实施方式的浮置栅极（floatinggate）的一系列步骤。图6示出了用于制造闪速存储器单元的一个实施方式的互连通孔（interconnectvias）的一系列步骤。图7示出了用于制造金属接触（触点，接触部）并结束闪速存储器单元的一个实施方式的制造的一系列步骤。具体实施方式考虑到基于半导体的存储装置的普及，正在进行努力以改善制造工艺以及所述工艺的最终产物两者。例如，正在进行努力以在与专用集成电路（ASIC）相同的芯片上提供嵌入式闪速存储器，从而提供非易失性存储器与ASIC的集成。图1中所示的常规闪速存储器单元包括：基板（衬底）105，源极115，漏极120，浅沟槽隔离110a、110b，浮置栅极介电层（电介质层）125，多晶硅浮置栅极130，选择栅极介电层130和多晶硅选择栅极140。可以想象，将这种闪速存储器嵌入在相同芯片中通常需要七个（或更多）另外的掩模。这些另外的掩模（和工艺）提高了循环时间，提高了成本并降低了产率。与图1的现有技术闪速存储器不同，如图2和7的实施方式中所示，本专利技术的闪速存储器单元利用金属局部互连技术。就将金属局部互联技术用于约20nm等级的装置来说，用于局部互连金属的制造工艺（例如，用于金属氧化物半导体场效应晶体管（MOSFET）的制造工艺）也可以用于制造浮置栅极闪速存储器结构。只要闪速存储器与使用高介电常数（高“K”）金属栅极氧化物层的现有逻辑处理（logicprocesses）与金属局部互连工艺相容，则可以以非常少（如果有的话）的另外的资源来制造图2的嵌入式闪结构（闪存结构，快闪结构，flashstructure）。具体地，就制造工艺已经与适当的金属局部互连一起获得了高K金属栅极氧化物层来说，嵌入式闪存单元的一些实施方式可以以很少至没有另外的工艺并没有另外的掩模的方式制造本文档来自技高网...

【技术保护点】
一种存储装置，包括：基板；位于所述基板上的源极；位于所述基板上的漏极；位于所述基板上的浮置栅极介电层；位于所述浮置栅极介电层上的浮置栅极，所述浮置栅极包含金属；位于所述浮置栅极上的选择栅极介电层；以及位于所述选择栅极介电层上的选择栅极，所述选择栅极包含金属。

【技术特征摘要】
2012.03.21 US 13/425,5751.一种存储装置，包括：基板；位于所述基板上的源极；位于所述基板上的漏极；位于所述基板上的浮置栅极介电层；位于所述浮置栅极介电层上的浮置栅极，所述浮置栅极包含金属；位于所述浮置栅极上的选择栅极介电层；位于所述选择栅极介电层上的选择栅极，所述选择栅极由局部互连金属形成，所述局部互连金属用以将电流传输至所述选择栅极，所述局部互连金属还形成所述源极的源极接触以及所述漏极的漏极接触；以及穿过所述选择栅极介电层、所述浮置栅极和所述浮置栅极介电层的部分的互连通孔，所述互连通孔用于允许所述局部互连金属连接至所述源极和所述漏极。2.一种存储装置，包括：包含金属的浮置栅极；包含金属的选择栅极；以及设置在所述浮置栅极与所述选择栅极之间的介电层；所述选择栅极由局部互连金属形成，所述局部互连金属用以将电流传输至所述选择栅极，所述局部互连金属还形成源极的源极接触以及漏极的漏极接触，以及穿过所述介电层和所述浮置栅极的部分的互连通孔，所述互连通孔用于允许所述局部互连金属连接至所述源极和所述漏极。3.根据权利要求2所述的装置，还包括所述存储装置的基板。4.根据权利要求3所述的装置，还包括位于所述基板上的浮置栅极介电层。5.根据权利要求3所述的装置，所述介电层为选择栅极介电层。6.一种制造存储装置的方法，包括：在基板中形成源极和漏极；在所述基板上生长浮置栅极氧化物层；通过在所述浮置栅极氧化物层上沉积第一金属...

【专利技术属性】
技术研发人员：夏维，
申请(专利权)人：美国博通公司，
类型：发明
国别省市：