半导体集成电路装置的制造方法制造方法及图纸

本发明专利技术提供一种半导体集成电路装置的制造方法。在SOI基板上具有SOI器件区域及大容量器件区域的混合型SOI半导体集成电路装置中，一般在形成STI绝缘膜后，在应成为大容量器件区域的区域中去除SOI层及BOX层。但是，在该工艺中，在大容量器件区域中，存在STI绝缘膜的上表面和半导体基板上表面间的阶梯差变得明显的问题。本发明专利技术的在SOI型半导体晶圆上形成SOI器件区域和大容量器件区域的半导体集成电路的制造方法，先进行大容量器件区域中的BOX层及SOI层的去除，之后在两个区域中形成STI区域。其中，在SOI器件区域中，STI区域形成为贯通BOX层。

【技术实现步骤摘要】

【技术保护点】
一种半导体集成电路装置的制造方法，包括以下工序：(a)在SOI型半导体晶圆的第一主面侧的各芯片区域内的应成为大容量器件区域的部分，去除SOI层及BOX层；(b)在上述工序(a)之后，在上述SOI型半导体晶圆的上述第一主面侧的各芯片区域内的应成为SOI器件区域的部分，以贯通上述BOX层的方式形成第一STI区域，并且在上述SOI型半导体晶圆的上述第一主面侧的各芯片区域内的上述大容量器件区域中，形成第二STI区域；以及(c)在上述工序(b)之后，在上述SOI器件区域及上述大容量器件区域上分别形成MISFET。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：今井彰，岩松俊明，中江彰宏，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：