一种薄膜晶体管阵列基板及其制作方法技术

本发明专利技术提供一种薄膜晶体管阵列基板及其制作方法，方法包括：在衬底基板上依次形成栅线图形，栅绝缘层，有源层图形，源、漏电极及数据线图形，钝化层图形；在形成有所述钝化层的衬底基板上形成透明导电薄膜，由一次构图工艺形成包括像素电极、公共电极的图形，其中，所述像素电极与所述漏电极连接。本发明专利技术的方案可以减少制作薄膜晶体管阵列基板的工艺步骤。

【技术实现步骤摘要】

本专利技术涉及液晶显示
，特别是指。
技术介绍
以TFT-1XD (薄膜晶体管一液晶显示装置)为代表的液晶显示，作为一种重要的平板显示，近年来得到了飞速的发展，受到了广泛的关注。现有技术中，普遍采用的6次掩膜(mask)制备工艺，虽然相对于传统的7mask工艺要简单，但是仍然存在工艺流程复杂，产能和设备利用效率不高等缺陷。传统的6次掩膜(mask)制备阵列基板的工艺中，在完成源漏电极和数据线的图形后，需要沉积像素ΙΤ0，并对像素ITO进行一次掩膜工艺，得到像素电极，之后再沉积钝化层，并在钝化层上进行一次掩膜工艺，制作过孔；再在钝化层上沉积公共电极ΙΤ0，再进行一次掩膜工艺，制作公共电极的图形。该工艺中，在制作像素电极和公共电极时，分别用两次掩膜工艺，步骤繁琐，产能低。
技术实现思路
本专利技术要解决的技术问题是提供，减少制作薄膜晶体管阵列基板的掩膜工艺步骤，提高产能和降低成本。为解决上述技术问题，本专利技术的实施例提供一种薄膜晶体管阵列基板的制作方法，包括以下步骤:S11，在衬底基板上依次形成栅线图形，栅绝缘层，有源层图形，源、漏电极及数据线图形，钝化层图形；S12，在形成有所述钝化层的衬底基板上形成透明导电薄膜，由一次构图工艺形成包括像素电极、公共电极的图形，其中，所述像素电极与所述漏电极连接。其中，所述步骤Sll包括:S111，提供一衬底基板；S112，在所述衬底基板上形成金属薄膜，由构图工艺形括栅线的图形；S113，在完成步骤S112的衬底基板上形成栅绝缘层；S114，在所述栅绝缘层上形成半导体薄膜，由构图工艺形成包括位于栅绝缘层上的有源层的图形；S115，在完成步骤S114的衬底基板上形成数据金属层薄膜，由构图工艺对所述数据金属层薄膜进行处理，形成位于所述有源层上的源电极、漏电极的图形，并形成数据线的图形；S116，在完成步骤S115的衬底基板上形成钝化层，由构图工艺形成所述钝化层上的过孔。其中，所述步骤SI 12包括:在所述衬底基板上形成金属薄膜；利用掩模板通过构图工艺对所述金属薄膜进行处理，形成栅线的图形。其中，所述步骤SI 14包括:在所述栅绝缘层上形成半导体薄膜；采用掩模板通过构图工艺对所述半导体薄膜进行处理，形成包括位于栅绝缘层上的有源层图形。其中，所述步骤S115包括:在所述有源层上形成数据金属层薄膜；采用掩模板通过构图工艺对所述数据金属层薄膜进行处理，形成位于所述有源层上的源电极、漏电极的图形，并形成数据线的图形。其中，所述步骤S116包括:在露出的所述栅绝缘层上、所述源电极上、所述漏电极上形成钝化层；由掩模板的构图工艺形成相对于像素区域的贯穿所述钝化层的过孔以及漏电极区域的贯穿所述钝化层的过孔，并漏出所述栅绝缘层。其中，所述步骤S12包括:在完成步骤Sll的钝化层上形成透明导电薄膜；采用掩模板通过构图工艺对所述透明导电薄膜进行处理，形成包括像素电极、公共电极的图形；利用刻蚀工艺将所述公共电极与所述像素电极刻蚀断开。其中，上述的薄膜晶体管阵列基板的制作方法还包括:S13，利用平坦化层或者树脂层将步骤S12完成的衬底基板上的空隙填平。其中，上述薄膜晶体管阵列基板的制作方法还包括:S14，在步骤S13完成的衬底基板上涂覆摩擦取向层。本专利技术的实施例还提供一种薄膜晶体管阵列基板，所述阵列基板为按照如上所述的方法制作而成。本专利技术的上述技术方案的有益效果如下:上述方案中，通过在制作像素电极和公共电极的时候，将其合并为一次工艺制成，然后利用公共电极的构图工艺将像素电极和公共电极刻蚀断开，从而使阵列基板的制作工艺由原来的6构图工艺简化为5构图工艺，从而达到减少工艺步骤的目的，，使阵列基板的制作成本降低，并提高产能。附图说明图1为本专利技术的阵列基板的制作方法中，栅金属层经过第一次掩膜工艺形成栅线以及存储电容的底电极的剖面图；图2为本专利技术的阵列基板的制作方法中，栅绝缘层沉积后的剖面图；图3为本专利技术的阵列基板的制作方法中，半导体薄膜经过第二次掩膜工艺形成有源层的剖面图；图4为本专利技术的阵列基板的制作方法中，数据金属薄膜经过第三次掩膜工艺形成源漏电极以及数据线的剖面图；图5为本专利技术的阵列基板的制作方法中，钝化层沉积后的剖面图；图6为本专利技术的阵列基板的制作方法中，钝化层经过第四次掩膜和刻蚀工艺后的剖面图；图7为本专利技术的阵列基板的制作方法中，透明导电薄膜沉积、并经过第五次掩膜和刻蚀工艺后的HFFS模式的阵列基板的剖面图；图8为本专利技术的阵列基板的制作方法中，平坦化层沉积后的剖面图；图9为本专利技术的阵列基板的制作方法中，PI取向层沉积后的剖面图；图10为本专利技术的阵列基板的制作方法中，经过5次掩膜工艺后得到的AFFS模式的阵列基板的剖面图。具体实施例方式为使本专利技术要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。本专利技术的实施例提供一种薄膜晶体管阵列基板的制作方法，包括以下步骤:S11，在衬底基板上依次形成栅线图形，栅绝缘层，有源层图形，源、漏电极及数据线图形，钝化层图形；S12，在形成有所述钝化层的衬底基板上形成透明导电薄膜，由一次构图工艺形成包括像素电极、公共电极的图形，其中，所述像素电极与所述漏电极连接。该实施例通过在制作像素电极和公共电极的时候，将其合并为一次工艺制成，然后利用公共电极的构图工艺将像素电极和公共电极刻蚀断开，从而使阵列基板的制作工艺由原来的6构图工艺简化为5构图工艺，从而达到减少工艺步骤的目的，使阵列基板的制作成本降低，并提高产能。具体的，如图1 一图9所示，该方法包括:SI 11，提供一衬底基板；S112，在所述衬底基板上形成金属薄膜，由构图工艺形成包括栅线或者进一步形成包括存储电容的底电极的图形；SI 13，在完成步骤SI 12的衬底基板上形成栅绝缘层；S114，在所述栅绝缘层上形成半导体薄膜，由构图工艺形成包括位于栅绝缘层上的有源层的图形；S115，在完成步骤S114的衬底基板上形成数据金属层薄膜，由构图工艺对所述数据金属层薄膜进行处理，形成位于所述有源层上的源电极、漏电极和数据线的图形；S116，在完成步骤S115的衬底基板上形成钝化层，由构图工艺形成所述钝化层上的过孔；S12，在完成步骤S116的衬底基板上形成透明导电薄膜，由一次构图工艺形成包括像素电极、公共电极，或者进一步形成包括所述存储电容的顶电极的图形，其中，所述像素电极与所述漏电极连接。本专利技术的上述实施例中，若形成的像素电极和公共电极构成的存储电容能够满足当前设备需要，那么在制作栅线时，就无需同时制作存储电容的底电极，相应的，在制作钝化层上的透明导电薄膜时，也无需要同时制作该存储电容的顶电极；相反的，若形成的像素电极和公共电极构成的存储电容不能满足当前设备的需要，那么在制作栅线时，就需要同时制作存储电容的底电极，相应的，在制作钝化层上的透明导电薄膜时，就需要同时制作存储电容的顶电极；本专利技术该实施例同样通过将像素电极和公共电极通过一次透明导电薄膜沉积和一次掩膜工艺制作而成，从而将原来的6次掩膜工艺减少为5次掩膜工艺，从而达到减少工艺步骤的目的，提高提高产能和降低成本。其中，在本专利技术的上述实施例中，如图1所示，所述步骤S112包括:SI 121，在所述衬底基板I上形成金属薄膜；S1122，利用掩本文档来自技高网...

【技术保护点】
一种薄膜晶体管阵列基板的制作方法，其特征在于，包括以下步骤：S11，在衬底基板上依次形成栅线图形，栅绝缘层，有源层图形，源、漏电极及数据线图形，钝化层图形；S12，在形成有所述钝化层的衬底基板上形成透明导电薄膜，由一次构图工艺形成包括像素电极、公共电极的图形，其中，所述像素电极与所述漏电极连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：李凡，董向丹，
申请(专利权)人：京东方科技集团股份有限公司， 成都京东方光电科技有限公司，
类型：发明
国别省市：北京;11