一种移位寄存器、栅极驱动电路及显示装置制造方法及图纸

本实用新型专利技术公开了一种移位寄存器、栅极驱动电路及液晶显示器，涉及液晶显示器领域，包括第一时钟电路、第二时钟电路、关闭信号电路、起始信号电路、第三时钟电路和复位开关。本实用新型专利技术通过复位开关在移位寄存器的电路正常工作前，先进行复位阶段使电路中各悬浮栅极节点的电位复位，不会对开始工作时写入的信号造成影响，并且本实用新型专利技术解决了在工作过程中出现的电位悬浮、输出的信号质量较差等问题。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及液晶显示器领域，特别涉及一种移位寄存器、栅极驱动电路及显示装置。
技术介绍
随着液晶显示技术的不断成熟，以及LCD(Liquid Crystal Display,液晶显示器)价格的不断下降，采用液晶显示屏作为生活中多种电子设备的显示屏或者装饰用的电子显示装置，已经逐渐成为一种液晶显示屏消费的发展方向。现有技术的液晶显示屏已被广泛用于各种各样的电器中，如液晶电视、手机等。液晶显示器由矩阵形式排列的多个像素所组成，具体是由水平和垂直两个方向的像素矩阵构成的。液晶显示器的驱动主要包括数据驱动器和栅极驱动器，其中，数据驱动器将输入的显示数据及时钟信号定时顺序锁存，转换成模拟信号后输入到液晶显示面板的数据线，栅极驱动器将输入的时钟信号经过移位寄存器转换，切换成导通/截止电压，顺次施加到液晶显示面板的栅极线上。图1为现有技术中一种采用P型晶体管的简单三时钟的移位寄存器的电路结构示意图，P型晶体管的特点是栅极电极输入信号为高压时，晶体管截止；栅极电极输入低压时，晶体管导通。图2为其三阶段的工作时序图，该移位寄存器的工作原理如下:第一阶段时，第一时钟信号CLKl和开启信号STV变成开启低平信号后，晶体管M3导通，STV信号通过M3传输到晶体管Ml的栅极端，并且通过电容Cl保持导通状态。同时由STV信号控制的晶体管M5导通，将高压截止信号Vgh传输到晶体管M2的栅极端，使M2关闭；第二阶段时，第二时钟信号CLK2变成导通低平信号后，晶体管Ml通过Cl保持的导通状态将CLK2的低平信号传输到移位寄存器的输出端Output ;第三阶段时，第三时钟信号CLK3变成导通低平信号，晶体管M6导通，将低压导通信号Vgl传输到晶体管M2和M4的栅极，使得M2和M4都导通，M2的导通将Vgh信号传输到Output，M4的导通将Vgh信号传输到Ml的栅极，使Ml栅极电位变高，从而截止Ml。上述移位寄存器存在以下缺陷，在第二阶段时，M2和M4的栅极信号端信号悬空，无信号控制，导致其电位不稳定，致使M2对Ml的信号输出造成了影响；在第一阶段时，此时移位寄存器输出端Output的信号输出效果仅由Ml确定，而此时Ml输出能力受其栅极电位大小影响，单一输出导致信号质量较差，影响了 Output的信号输出效果。
技术实现思路
本技术实施例提供了一种移位寄存器、栅极驱动电路及显示装置，用以解决在工作过程中出现的电位悬浮、输出的信号质量较差等问题。本技术提供了一种移位寄存器，包括:第一时钟电路，与起始信号电路连接，并与第二时钟电路、第三时钟电路、复位电路连接于控制节点A，在第一时钟信号的控制下，将起始信号输入到控制节点A ；第二时钟电路，在第一时钟信号的控制下，将第二时钟信号输出给信号输出端OUTPUT ；关闭信号电路，与第三时钟电路连接于控制节点B，接收起始信号电路输出的起始信号，将第一电平信号输出至信号输出端OUTPUT ；起始信号电路，在第一时钟电路输出的起始信号的控制下，将自身的起始信号输出给控制节点B ；第三时钟电路，在第三时钟信号的控制下，将第一电平信号输出至控制节点么，将第二电平信号输出至控制节点B。上述的移位寄存器，其中，所述第一时钟电路包括第一晶体管M1，所述第一晶体管的栅极连接所述第一时钟信号输入端，第一晶体管的源极连接起始信号输入端，第一晶体管的漏极连接控制节点A。上述的移位寄存器，其中，所述第二时钟电路包括第三晶体管M3和第一电容Cl，所述第三晶体管的栅极连接控制节点A，第三晶体管的源极连接第二时钟信号，第三晶体管的漏极连接信号输出端OUTPUT，所述第一电容Cl连接在第三晶体管M3的栅极与漏极之间。上述的移位寄存器，其中，所述关闭信号电路包括第四晶体管M4和第九晶体管M9所述第四晶体管的栅极连接控制节点B，第四晶体管的源极连接第一电平信号，第四晶体管的漏极连接信号输出端OUTPUT，所述第九晶体管的栅极连接信号输入端OUTPUT，第九晶体管的源极与第四晶体管的源极连接，第九晶体管的漏极与第四晶体管的栅极连接；第二电容C2的两端分别连接第四晶体管的源极和栅极。上述的移位寄存器，其中，所述起始信号电路包括第二晶体管M2，所述第二晶体管的栅极连接控制节点A，第二晶体管的源极连接起始信号，第二晶体管的漏极连接控制节点B0上述的移位寄存器，其中，所述第三时钟电路包括第六晶体管M6和第五晶体管M5，所述第五晶体管的源极连接第一电平信号，第五晶体管的漏极连接控制节点A，所述第六晶体管的源极连接第二电平信号，第六晶体管的漏极连接控制节点B，所述第五晶体管与所述第六晶体管的栅极连接第三时钟信号。进一步地，上述的移位寄存器，其中，还包括复位电路，所述复位电路与关闭信号电路和第三时钟电路连接于控制节点B，在复位信号的控制下，将第一电平信号输出至控制节点A，将第二电平信号输出至控制节点B。上述的移位寄存器，其中，所述复位电路包括第七晶体管M7和第八晶体管M8，所述第七晶体管的源极连接第二电平信号，第七晶体管的漏极连接控制节点B，第八晶体管的源极连接第一电平信号，第八晶体管的源极连接控制节点A，所述第七晶体管与所述第八晶体管的栅极连接复位信号。上述的移位寄存器，其中，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管和第九晶体管均为P型晶体管，所述第一电平信号为高电平，所述第二电平信号为低电平。上述的移位寄存器，其中，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管和第九晶体管均为N型晶体管，所述第一电平信号为低电平，所述第二电平信号为高电平。本技术还提供了一种栅极驱动电路，包括上述的移位寄存器。本技术还提供了一种显示装置，包括上述的栅极驱动电路。本技术实施例在每阶段工作时，均通过对第四晶体管和第五晶体管的栅极进行控制来避免工作过程中出现悬浮节点，在移位寄存器信号输出时不会有干扰和影响，信号的输出质量好；设置了复位开关，在移位寄存器的电路正常工作前，先进行复位阶段使电路中各悬浮栅极节点的电位复位，不对开始工作时写入的信号造成影响；在第一阶段时，移位寄存器同时输出第二时钟信号和关闭信号，相比现有技术仅使用单一晶体管的输出一路信号，信号更加稳定。附图说明图1为现有技术提供的一种移位寄存器的电路结构图；图2为现有技术提供的一种移位寄存器的工作时序图；图3为本技术实施例提供的一种移位寄存器的电路结构图；图4为本技术实施例提供的一种移位寄存器的工作时序图。具体实施方式本技术实施例提供了一种移位寄存器、栅极驱动电路及液晶显示器，用以解决在工作过程中出现的电位悬浮、输出的信号质量较差等问题。由于本技术主要是通过移位寄存器来解决上述问题的，故对其进行重点叙述，本技术实施例了一种移位寄存器，该移位寄存器包括:第一时钟电路，与起始信号电路连接，并与第二时钟电路、第三时钟电路、复位电路连接于控制节点A，在第一时钟信号的控制下，将起始信号输入到控制节点A ；第二时钟电路，在第一时钟信号的控制下，将第二时钟信号输出给信号输出端OUTPUT ；关闭信号电路，与第三时钟电路连接于控制节点B，接收起始信号电路输出的起始本文档来自技高网...

【技术保护点】
一种移位寄存器，其特征在于，包括：?第一时钟电路，与起始信号电路连接，并与第二时钟电路、第三时钟电路、复位电路连接于控制节点A，在第一时钟信号的控制下，将起始信号输入到控制节点A；?第二时钟电路，在第一时钟信号的控制下，将第二时钟信号输出给信号输出端OUTPUT；?关闭信号电路，与第三时钟电路连接于控制节点B，接收起始信号电路输出的起始信号，将第一电平信号输出至信号输出端OUTPUT；?起始信号电路，在第一时钟电路输出的起始信号的控制下，将自身的起始信号输出给控制节点B；?第三时钟电路，在第三时钟信号的控制下，将第一电平信号输出至控制节点A，将第二电平信号输出至控制节点B。

【技术特征摘要】

【专利技术属性】
技术研发人员：马占洁，
申请(专利权)人：京东方科技集团股份有限公司，
类型：实用新型
国别省市：