移位寄存器单元、移位寄存器、阵列基板和显示装置制造方法及图纸

本实用新型专利技术实施例公开了一种移位寄存器单元、移位寄存器、阵列基板和显示装置，涉及显示器领域，使得各移位寄存器单元能够独立复位。该种移位寄存器单元，包括：采样部分、输出部分和复位部分，其中，所述采样部分包括第一开关管和第二开关管，所述输出部分包括第五开关管、第六开关管、第一电容和第二电容，所述复位部分包括第三开关管、第四开关管。（*该技术在2023年保护过期，可自由使用*）

Shift register unit, shift register, array substrate and display device

The embodiment of the utility model discloses a shift register unit, a shift register, an array substrate and a display device. The shift register unit comprises a sampling part, an output part and a reset part, among them, the sampling part comprises a first switch and a second switch tube, the output part includes fifth switches, sixth switches, the first capacitor and the second capacitor, the reset part includes third switches, fourth switches.

【技术实现步骤摘要】

本技术涉及显示器领域，尤其涉及一种移位寄存器单元、移位寄存器、阵列基板和显示装置。
技术介绍
随着显示技术的不断发展，采用薄膜晶体管的有源阵列显示器已成为最为常见的平板显示装置，其栅极驱动电路通常以移位寄存器的方式实现，移位寄存器由多个级联的移位寄存器单元组成，各个移位寄存器单元依次输出信号，以实现栅极的逐行驱动。现有的移位寄存器单元包括采样、输出、复位三个工作状态。在相邻的两个移位寄存器单元中，后一个移位寄存器单元的输出信号作为前一个移位寄存器单元的复位信号，以使前一个移位寄存器单元停止输出。但是，如果前一个移位寄存器单元没有接收到来自后一个移位寄存器单元的复位信号，前一个移位寄存器单元就不会停止输出。因此，现有技术中前一个移位寄存器单元的复位是由后一个移位寄存器单元来控制的，则若来自后一个移位寄存器单元的复位信号无法顺利或延迟反馈给前一个移位寄存器单元，则前一个移位寄存器单元就不会按照预定的时间停止输出，则可能导致整个阵列基板甚至液晶显示器的无法正常工作。故而，需要解决这个移位寄存器单元无法独立复位的问题。
技术实现思路
本技术所要解决的技术问题在于提供一种移位寄存器单元、移位寄存器、阵列基板和显示装置，使得各移位寄存器单元能够独立复位。为解决上述技术问题，本技术采用如下技术方案:本技术第一方面提供了一种移位寄存器单元，包括:米样部分、输出部分和复位部分，其中，所述采样部分包括第一开关管和第二开关管，所述输出部分包括第五开关管、第六开关管、第一电容和第二电容，所述复位部分包括第三开关管、第四开关管；所述第一开关管的源极连接所述移位寄存器单元的输入端，接收来自所述输入端的输入信号，所述第一开关管的栅极连接第一时钟信号；所述第二开关管的栅极和源极连接第二时钟信号，所述第二时钟信号与所述第一时钟信号反相；所述第三开关管的栅极和源极连接所述第一时钟信号；所述第四开关管的栅极连接所述第二时钟信号，所述第四开关管的源极连接电源输入信号；所述第五开关管的源极连接所述第二时钟信号，所述第五开关管的栅极连接所述第一开关管和所述第二开关管的漏极，所述第五开关管的漏极连接所述移位寄存器单元的输出端；所述第六开关管的栅极连接所述第三开关管和所述第四开关管的漏极，所述第六开关管的源极连接所述电源输入信号，所述第六开关管的漏极连接所述移位寄存器单元的输出端；所述第一电容的一端连接所述第五开关管的栅极，另一端连接所述移位寄存器单元的输出端；所述第二电容的一端连接所述第六开关管的栅极，另一端连接所述电源输入信号。所述第一至第六开关管均为MOS管或薄膜晶体管。所述薄膜晶体管为P型薄膜晶体管或为N型薄膜晶体管。当所述第一至第六开关管均为P型薄膜晶体管时，所述电源输入信号为高电平；在第一时间段内，所述输入信号为低电平，所述第一时钟信号为低电平，所述第二时钟信号为高电平，则所述移位寄存器单元的输出信号为高电平；在第二时间段内，所述输入信号为高电平，所述第一时钟信号为高电平，所述第二时钟信号为低电平，则所述移位寄存器单元的输出信号为低电平；在第三时间段内，所述输入信号为高电平，所述第一时钟信号为低电平，所述第二时钟信号为高电平，则所述移位寄存器单元的输出信号为高电平。当所述第一至第六开关管均为N型薄膜晶体管时，所述电源输入信号为低电平；在第一时间段内，所述输入信号为高电平，所述第一时钟信号为高电平，所述第二时钟信号为低电平，则所述移位寄存器单元的输出信号为低电平；在第二时间段内，所述输入信号为低电平，所述第一时钟信号为低电平，所述第二时钟信号为高电平，则所述移位寄存器单元的输出信号为高电平；在第三时间段内，所述输入信号为低电平，所述第一时钟信号为高电平，所述第二时钟信号为低电平，则所述移位寄存器单元的输出信号为低电平。本技术第二方面提供了一种移位寄存器，包括η个级联的上述移位寄存器单元，所述η为大于I的整数，其中，第I个所述移位寄存器单元的输入端连接至所述移位寄存器的信号输入端，第η个所述移位寄存器单元的输出端连接至所述移位寄存器的信号输出端。本技术第三方面提供了一种阵列基板，包括上述移位寄存器。本技术第四方面提供了一种液晶显示器，包括上述阵列基板。在本技术的实施例中，该移位寄存器单元的结构使得该移位寄存器单元在接收输入信号后，可以输出相应的输出信号，并在输出输出信号后，自行复位，无需在等待到下一移位寄存器单元的输出信号作为复位信号之后，再根据复位信号进行复位。保证了移位寄存器单元的正常工作，进而保证了整个阵列基板甚至液晶显示器的正常工作。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本技术实施例中的移位寄存器单元的结构示意图；图2为本技术实施例中的P型薄膜晶体管的移位寄存器单元的结构示意图；图3为本技术实施例中的P型薄膜晶体管的移位寄存器单元的时序图；图4为本技术实施例中的N型薄膜晶体管的移位寄存器单元的结构示意图；图5为本技术实施例中的N型薄膜晶体管的移位寄存器单元的时序图。具体实施方式下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。本技术实施例的第一方面提供了一种移位寄存器单元，为了方便对该移位寄存器单元的描述，如图1所示，所述移位寄存器单元包括:其中，所述采样部分包括第一开关管Tl和第二开关管T2，所述输出部分包括第五开关管T5、第六开关管T6、第一电容Cl和第二电容C2，所述复位部分包括第三开关管T3、第四开关管T4;具体的，所述第一开关管Tl的源极连接所述移位寄存器单元的输入端，接收来自所述输入端的输入信号IN，所述第一开关管Tl的栅极连接第一时钟信号CK ;所述第二开关管T2的栅极和源极连接第二时钟信号CKB，所述第二时钟信号CKB与所述第一时钟信号CK反相；所述第三开关管T3的栅极和源极连接所述第一时钟信号CK ;所述第四开关管T4的栅极连接所述第二时钟信号CKB，所述第四开关管T4的源极连接电源输入信号V;所述第五开关管T5的源极连接所述第二时钟信号CKB，所述第五开关管T5的栅极连接所述第一开关管Tl和所述第二开关管T2的漏极，所述第五开关管T5的漏极连接所述移位寄存器单元的输出端；所述第六开关管T6的栅极连接所述第三开关管T3和所述第四开关管T4的漏极，所述第六开关管T6的源极连接所述电源输入信号V，所述第六开关管T6的漏极连接所述移位寄存器单元的输出端；所述第一电容Cl的一端连接所述第五开关管T5的栅极，另一端连接所述移位寄存器单元的输出端；所述第二电容C2的一端连接所述第六开关管T6的栅极，另一端连接所述电源输入信号V。在本实施例的技术方案中，该移位寄存器单元的结构使得该移位寄存器单元在接收输入信号后本文档来自技高网...

【技术保护点】
一种移位寄存器单元，其特征在于，包括：采样部分、输出部分和复位部分，其中，所述采样部分包括第一开关管和第二开关管，所述输出部分包括第五开关管、第六开关管、第一电容和第二电容，所述复位部分包括第三开关管、第四开关管；所述第一开关管的源极连接所述移位寄存器单元的输入端，接收来自所述输入端的输入信号，所述第一开关管的栅极连接第一时钟信号；所述第二开关管的栅极和源极连接第二时钟信号，所述第二时钟信号与所述第一时钟信号反相；所述第三开关管的栅极和源极连接所述第一时钟信号；所述第四开关管的栅极连接所述第二时钟信号，所述第四开关管的源极连接电源输入信号；所述第五开关管的源极连接所述第二时钟信号，所述第五开关管的栅极连接所述第一开关管和所述第二开关管的漏极，所述第五开关管的漏极连接所述移位寄存器单元的输出端；所述第六开关管的栅极连接所述第三开关管和所述第四开关管的漏极，所述第六开关管的源极连接所述电源输入信号，所述第六开关管的漏极连接所述移位寄存器单元的输出端；所述第一电容的一端连接所述第五开关管的栅极，另一端连接所述移位寄存器单元的输出端；所述第二电容的一端连接所述第六开关管的栅极，另一端连接所述电源输入信号。...

【技术特征摘要】

【专利技术属性】
技术研发人员：王颖，
申请(专利权)人：京东方科技集团股份有限公司，
类型：实用新型
国别省市：