阵列基板及显示装置制造方法及图纸

本实用新型专利技术提供一种阵列基板及显示装置，属于显示领域。所述阵列基板包括在栅金属层形成的第一数据短路条和在数据金属层形成的第二数据短路条，所述阵列基板还包括：与所述第一数据短路条相连接的第一导电条，所述第一导电条的宽度大于a+c+d；与所述第二数据短路条相连接、且与所述第一数据短路条不交叠的第二导电条，所述第二导电条的宽度大于b；其中，a为所述第一数据短路条的宽度，b为所述第二数据短路条的宽度，c为所述第二导电条的宽度，d为所述第二导电条与所述第一数据短路条之间的水平间距。本实用新型专利技术的技术方案能够提高制造阵列基板的良品率。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及显示领域，特别是指一种阵列基板及显示装置。
技术介绍
在薄膜晶体管液晶显示器(TFT-1XD)的阵列基板制造工艺中，预防和控制静电放电发生是确保生产良品率的一项重要工作。以ADS (ADvanced Super Dimension Switch,高级超维场转换技术)型液晶显不器为例。ADS技术主要是通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高TFT-1XD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。图1所示为现有的ADS型液晶显示器的阵列基板的平面结构示意图，该阵列基板包括由栅金属层形成的偶数据短路条170和由数据金属层形成的奇数据短路条171，该偶数据短路条170与阵列基板上偶数列的数据线通过过孔相连接，该奇数据短路条171与阵列基板上奇数列的数据线直接连接。在阵列基板上形成TFT沟道区有源层图形的干刻工艺中，轰击刻蚀有源层的离子和自由基使数据金属层图形带上静电荷，数据线上不同位置积聚的静电荷处于不同的电势，奇数据线上的静电荷可通过奇数据短路条转移并达到平衡。当大量静电荷的平衡过程在纳秒或者微秒量级的时间内完成时，即发生静电放电。静电放电的峰值电流可达几十安培，瞬间的功率非常大，所产生的静电放电电磁脉冲能量足以烧毁奇数据短路条金属，导致在后续的阵列测试工艺中无法给阵列基板加载检测信号而影响电学缺陷的检出与维修；此外，随着数据线上静电荷的 持续累积，在数据金属层图形与栅金属层图形交叠处的栅绝缘层上形成的电场强度越来越大，到一定程度时，强电场会击穿栅绝缘层的薄弱处，将数据金属层的静电荷释放至栅金属层，导致数据金属层与栅金属层短路，上述发生静电放电的情况会显著降低制造阵列基板的良品率。
技术实现思路
本技术要解决的技术问题是提供一种阵列基板及显示装置，能够解决现有技术中，阵列基板在形成TFT沟道区有源层图形的干刻工艺中发生静电放电烧毁数据短路条和导致数据金属层与栅金属层短路的问题，提高制造阵列基板的良品率。为解决上述技术问题，本技术的实施例提供技术方案如下:—方面，提供一种阵列基板，所述阵列基板包括在栅金属层形成的第一数据短路条和在数据金属层形成的第二数据短路条，所述阵列基板还包括:与所述第一数据短路条相连接的第一导电条，所述第一导电条的宽度大于a+c+d ；与所述第二数据短路条相连接、且与所述第一数据短路条不交叠的第二导电条，所述第二导电条的宽度大于b ；其中，a为所述第一数据短路条的宽度，b为所述第二数据短路条的宽度，c为所述第二导电条的宽度，d为所述第二导电条与所述第一数据短路条之间的水平间距。进一步地，所述第一导电条由第一透明导电层材料形成；所述第二导电条由有源层材料形成。进一步地，所述阵列基板具体包括:基板；位于所述基板上，由第一透明导电层形成的公共电极和所述第一导电条；位于形成有所述公共电极和所述第一导电条的基板上，由栅金属层形成的栅线、栅电极、栅短路条和所述第一数据短路条，所述第一数据短路条与所述第一导电条直接连接；位于形成有所述栅线、栅电极、栅短路条和所述第一数据短路条的基板上的栅绝缘层；位于所述栅绝缘层上的有源层、欧姆接触层和由有源层形成的所述第二导电条；位于所述有源层和欧姆接触层上，由数据金属层形成的数据线、源电极、漏电极和所述第二数据短路条，所述第二数据短路条通过欧姆接触层与所述第二导电条相连接；位于形成有所述数据线、源电极、漏电极和所述第二数据短路条的基板上的钝化层，所述钝化层在对应所 述漏电极的位置形成有钝化层过孔；位于所述钝化层上由第二透明导电层形成的像素电极，所述像素电极通过所述钝化层过孔与所述漏电极连接。可选地，所述第一数据短路条为偶数据短路条，与阵列基板上偶数列的数据线通过过孔相连接；所述第二数据短路条为奇数据短路条，与阵列基板上奇数列的数据线直接连接；或者，所述第一数据短路条为奇数据短路条，与阵列基板上奇数列的数据线通过过孔相连接；所述第二数据短路条为偶数据短路条，与阵列基板上偶数列的数据线直接连接。进一步地，所述第一透明导电层和第二透明导电层采用氧化铟锡、铝掺杂氧化锌、锑掺杂氧化锡或铟掺杂氧化锌薄膜；所述栅金属层和所述数据金属层采用W、Cr、T1、Ta、Mo、Al或Cu的单层膜，或者W、Cr、T1、Ta、Mo、Al和Cu任意组合所构成的复合膜。本技术实施例还提供了一种显示装置，包括如上所述的阵列基板。本技术的实施例具有以下有益效果:上述方案中，阵列基板上形成有与第一数据短路条相连接的第一导电条和与第二数据短路条相连接的第二导电条，所述第一导电条的宽度较第一数据短路条大，所述第二导电条的宽度较第二数据短路条大，且所述第一导电条与所述第二导电条交叠，该阵列基板结构有效增加了数据金属层与栅金属层的交叠电容。在形成TFT沟道区有源层图形的干刻工艺中，数据线上处于不同电势的静电荷可通过第二数据短路条和较宽的第二导电条转移并达到平衡，数据金属层上持续累积的静电荷能在第二导电条上尽量分散开。在数据金属层积聚等量电荷的情况下，电容增大可降低静电荷在数据金属层与栅金属层间产生的电势差，从而减小形成于数据金属层图形与栅金属层图形交叠处栅绝缘层上的电场强度，可解决阵列基板在有源层干刻工艺中发生静电放电烧毁第二数据短路条金属及造成数据金属层与栅金属层短路的问题，从而提高制造阵列基板的良品率。附图说明图1为ADS型液晶显示器现有技术中阵列基板的平面结构示意图；图2为本技术实施例的阵列基板的平面结构示意图；图3为本技术实施例第一次光刻工艺后阵列基板的平面结构示意图；图4为本技术实施例第一次光刻工艺后阵列基板沿GP-DP虚线的剖面结构示意图；图5为本技术实施例第二次光刻工艺后阵列基板的平面结构示意图；图6为本技术实施例第二次光刻工艺后阵列基板沿GP-DP虚线的剖面结构示意图； 图7为本技术实施例第三次光刻工艺后阵列基板的平面结构示意图；图8为本技术实施例第三次光刻工艺后阵列基板沿GP-DP虚线的剖面结构示意图；图9为本技术实施例第四次光刻工艺后阵列基板的平面结构示意图；图10为本技术实施例第四次光刻工艺后阵列基板沿GP-DP虚线的剖面结构示意图；图11为本技术实施例第五次光刻工艺后阵列基板沿GP-DP虚线的剖面结构示意图；图12为阵列基板在有源层干刻工艺中产生的静电荷在数据短路条附近分布的平面示意图；图13为阵列基板在有源层干刻工艺中产生的静电荷在数据短路条附近分布的剖面示意图。附图标记11:基板120:透明公共电极121:第一导电条130:栅短路条131:栅线132:栅电极14:栅绝缘层15:半导体有源层151:第二导电条152 =TFT沟道区有源层16:欧姆接触层170，171:第一、第二数据短路条172，173:奇、偶数据线174:源电极175:漏电极18:钝化层191，192，193，194:钝化层过孔20:像素电极201，202，203，204:过孔处第二透明本文档来自技高网...

【技术保护点】
一种阵列基板，所述阵列基板包括在栅金属层形成的第一数据短路条和在数据金属层形成的第二数据短路条，其特征在于，所述阵列基板还包括：?与所述第一数据短路条相连接的第一导电条，所述第一导电条的宽度大于a+c+d；?与所述第二数据短路条相连接、且与所述第一数据短路条不交叠的第二导电条，所述第二导电条的宽度大于b；?其中，a为所述第一数据短路条的宽度，b为所述第二数据短路条的宽度，c为所述第二导电条的宽度，d为所述第二导电条与所述第一数据短路条之间的水平间距。

【技术特征摘要】

【专利技术属性】
技术研发人员：朱夏明，孙亮，袁剑峰，林承武，邵喜斌，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：实用新型
国别省市：