本发明专利技术公开了一种推测缺陷部判断设备、推测缺陷部判断方法、半导体器件的制造方法和程序，所述推测缺陷部判断设备包括：计算操作部，其用于将表示半导体器件表面上的级差分布的级差数据中所包括的级差沿所述级差的深度方向分割为两个以上单位级差，并确定在通过所述分割获得的每个所述单位级差的上表面的级差位置处的等高线的高度和由所述等高线围绕的开口的面积之间的关系，以判断存在或不存在推测缺陷部。通过本发明专利技术，不仅考虑级差值，而且考虑级差的形状来进行推测缺陷部的判断。如果使用判断结果而采取合适的措施，则在研磨之后可制造出高度平坦的半导体器件，进而可预期半导体器件的质量改善。
【技术实现步骤摘要】
本专利技术涉及推测缺陷部判断设备、推测缺陷部判断方法、半导体器件的制造方法和程序，其中，在半导体器件的制造过程中的沉积步骤之后执行的研磨步骤后，基于测量、预测等对研磨的结果进行评估，以进行对推测缺陷部的判断。
技术介绍
在相关技术中，作为适用于实现半导体集成电路的更高集成度的技术，在制作半导体集成电路的时候进行平坦化处理。作为平坦化处理技术，可使用化学机械研磨方法(下面称为“CMP方法”)。下面描述用于实施CMP方法的研磨设备的概念。图1是表示研磨设备的配置示例的示意图。参照图1，所示的研磨设备I包括研磨板2、基板保持台4以及研磨浆料供应系统5作为其主要部件。研磨板2支撑于研磨板旋转轴2A上，且在其表面上设有研磨垫3。基板保持台4布置于研磨板2上方并支撑于基板保持台旋转轴4A上。例如，当研磨上面形成有半导体集成电路的基板7时，基板7布置于基板保持台4上。基板保持台旋转轴4A安装于未图示的研磨压力调节机构上，所述研磨压力调节机构用于在朝向研磨垫3的方向上推动基板保持台4。 在将容纳于研磨浆料供应系统5中的研磨浆料容器5A中且含有磨蚀剂的研磨浆料6通过研磨浆料引入路径5B提供到研磨垫3的同时，研磨板2旋转。同时，在使布置于基板保持台4上的基板7旋转的同时，由研磨压力调节机构调节基板7对研磨垫3的研磨压力。因此，可研磨基板7的表面。为了在早期解决半导体器件的制造中的问题并降低制造成本，当在形成于基板7上的电路图案上形成薄膜之后对薄膜进行平坦化时，预测薄膜在平坦化之后具有多少厚度就很重要。进一步地，从半导体器件特性分析、即半导体集成电路的时序收敛(timingdivergence)的角度，尤其从电阻电容(RC)抽出的角度，对半导体器件的截面结构的信息进行利用。因此，通过预测形成于电路图案上的待平坦化的薄膜的厚度值，能够降低用于时序收敛的时间并将所述值反馈给诸如伪填充的布局。作为用于预测成膜和研磨处理的方法，人们已提出了许多仿真技术。例如，已提出了预先检测由电路图案引起的各种缺陷的方法、在研磨压力随着时间流逝而变化的情况下的仿真技术等。而且，人们已提出了在研磨之后进行级差预测以抽出膜的危险部的方法。近来，人们已提出了为了器件的超微细化而不仅考虑所关注的膜的研磨而且考虑下面的一层或多层，增加平坦化规范的严格性等的仿真技术(例如，参照日本专利公开公报 2008-10741 号)。而且，人们已提出了从布局的角度，在通过仿真而抽出了膜的危险部之后，在不影响电路的电特性的范围之内，以网孔为单位自动插入伪元件(du_y)的技术(例如，参照日本专利 2010-140278 号)。在上述仿真技术中，使用级差值(即深度)进行仿真。然而，例如，开口(布线等之间的距离)大的电路图案与开口小的另一电路图案的研磨率不同，且因此它们的最终级差相等，它们的形状根据电路图案而不同。这说明，对于上述仿真技术，即使级差值相等，平坦度仍不同，或甚至取决于电路图案，且表明出产率有可能下降。
技术实现思路
因此，关于未来的器件研磨，本专利技术期望进行不仅考虑级差值而且考虑级差形状的推测缺陷部的判断。根据本专利技术的推测缺陷部判断设备，其包括:计算操作部，其用于将表示半导体器件表面上的级差分布的级差数据中所包括的级差沿所述级差的深度方向分割为两个以上单位级差，并确定在通过所述分割获得的每个所述单位级差的上表面的级差位置处的等高线的高度以及由所述等高线围绕的开口的面积之间的关系，以判断存在或不存在推测缺陷部更具体地，首先获取表示半导体器件表面上的级差分布的级差数据。然后，对于包括于所获取的级差数据中的每个级差，在深度方向上设定一个以上级差位置，且基于所述一个以上级差位置将级差分成两个以上单位级差。然后，对于每个单位级差，将上表面的级差位置处的等高线距级差最深部的高度与由等高线围绕的开口的面积应用到条件表达式。然后，根据是否满足条件表达式而判断存在或不存在推测缺陷部。根据本专利技术的推测缺陷部判断方法，其包括:将表示半导体器件表面上的级差分布的级差数据中所包括的级差沿所述级差的深度方向分割为两个以上单位级差；以及确定在通过所述分割获得的每个所述单位级差的上表面的级差位置处的等高线的高度与由所述等高线围绕的开口的面积之间的关系，以判断存在或不存在推测缺陷部。 根据本专利技术的半导体器件的制造方法，其包括:将表示半导体器件表面上的级差分布的级差数据中所包括的级差沿所述级差的深度方向分割为两个以上单位级差；确定在通过所述分割获得的每个所述单位级差的上表面的级差位置处的等高线的高度与由所述等高线围绕的开口的面积之间的关系，以判断存在或不存在推测缺陷部；当所述判断的结果为检测到推测缺陷部时，改变所述半导体器件的布局和处理条件中的至少一个，以使得每个所分割的单位级差的等高线的高度和由所述等高线围绕的开口的面积之间的关系满足预先确定的关系；以及基于在所述改变后的布局或处理条件而使所述半导体器件平坦化。根据本专利技术的使计算机执行下述处理的程序，所述处理包括:将表示半导体器件表面上的级差分布的级差数据中所包括的级差沿所述级差的深度方向分割为两个以上单位级差的处理；以及确定在通过所述分割获得的每个所述单位级差的上表面的级差位置处的等高线的高度与由所述等高线围绕的开口的面积之间的关系，以判断存在或不存在推测缺陷部的处理。在本专利技术中，对于通过在深度方向上分割包括于级差数据中的级差而获得的每个单位级差，确定上表面的级差位置处的等高线的高度与由等高线围绕的开口的面积之间的关系，以判断存在或不存在推测缺陷部。因此，实现了其中不仅考虑级差值(即相同的深度)，而且考虑级差形状的推测缺陷部判断处理。通过本专利技术，不仅考虑级差值，而且考虑级差的形状来进行推测缺陷部的判断。如果使用判断结果而采取合适的措施，则在研磨之后可制造出高度平坦的半导体器件，进而可预期半导体器件的质量改善。附图说明图1是表示研磨设备的配置示例的示意图；图2是表示包括级差或凹陷部的半导体器件表面的示例的示意性平面图；图3是图示半导体器件表面上的级差形状的示意性截面图；图4是图示半导体器件的推测缺陷部判断算法的图示；图5是半导体器件的示例的局部截面 图6是图示根据本专利技术的第一实施方式的使用推测缺陷部判断算法的半导体器件的制造方法的流程图；图7是表示执行图6的半导体器件的制造方法的制造设备的配置示例的框图；图8是表示根据本专利技术的第一实施方式的第一实施例的半导体器件的制造设备中设置的推测缺陷部判断设备的配置示例的框图；图9是图示由图8的推测缺陷部判断设备进行的推测缺陷部判断处理的流程图；图10是图示设计布局的变化的实施例的图示；图11是表示根据本专利技术的第一实施方式的第二实施例的半导体器件的制造设备中设置的推测缺陷部判断设备的配置示例的框图；图12是图示由图11所示的推测缺陷部判断设备进行的推测缺陷部判断处理的流程图；图13是表示根据本专利技术的第一实施方式的第三实施例的半导体器件的制造设备中设置的推测缺陷部判断设备的配置示例的框图；图14是图示由根据本专利技术的第一实施方式的第三实施例的推测缺陷部判断设备进行的推测缺陷部判断处理的流程图；图15是表示根据本专利技术的第二实施方式的第一实施例的半导体器件的制造设备中设置的推测缺陷部判断设备的配置示例的框图；图本文档来自技高网...
【技术保护点】
一种推测缺陷部判断设备，其包括：计算操作部，其用于将表示半导体器件表面上的级差分布的级差数据中所包括的级差沿所述级差的深度方向分割为两个以上单位级差，并确定在通过所述分割获得的每个所述单位级差的上表面的级差位置处的等高线的高度以及由所述等高线围绕的开口的面积之间的关系，以判断存在或不存在推测缺陷部。
【技术特征摘要】
2012.01.30 JP 2012-0170411.一种推测缺陷部判断设备，其包括: 计算操作部，其用于将表示半导体器件表面上的级差分布的级差数据中所包括的级差沿所述级差的深度方向分割为两个以上单位级差，并确定在通过所述分割获得的每个所述单位级差的上表面的级差位置处的等高线的高度以及由所述等高线围绕的开口的面积之间的关系，以判断存在或不存在推测缺陷部。2.根据权利要求1所述的推测缺陷部判断设备，其中，所述计算操作部包括: 级差数据获取部，其用于获取表示所述半导体器件表面的级差分布的所述级差数据；以及 推测缺陷部判断部，其用于对所获取的级差数据中所包括的级差沿所述深度方向设定至少一个以上级差位置，并基于所述一个以上级差位置而将所述级差分割为两个以上单位级差，然后将从每个所述单位级差的所述上表面的所述级差位置处的等高线的级差的最深部的高度和由所述 等高线围绕的开口的面积应用到条件表达式，并基于是否满足所述条件表达式而判断存在或不存在推测缺陷部。3.根据权利要求1或2所述的推测缺陷部判断设备，其中，根据所述级差的所述深度而增加在所述级差数据中所包括的级差的深度方向上的单位级差的分割数目。4.根据权利要求2所述的推测缺陷部判断设备，其中，当以Iii表示在构成所分割的级差的第一单位级差的上表面的第一级差位置处的等高线的高度，以Si表示由在所述第一级差位置处的等高线围绕的开口的面积，以hi+1表示在第二相邻单位级差的上表面的第二级差位置处的等高线的高度，以Si+1表示由在所述第二级差位置处的等高线围绕的开口的面积，且由D表示用于判断推测缺陷部的可接受阈值，当下述条件表达式:DXhi^hi)/{ V (Si+1)- V (Si)I 的右边的值高于左边的所述可接受阈值D时，所述推测缺陷部判断部判断存在推测缺陷部。5.根据权利要求4所述的推测缺陷部判断设备，还包括: 级差判断部，其用于对从所述级差数据中所包括的所述级差的基准面到最深部的深度与级差阈值进行比较，以判断存在或不存在具有高于所述级差阈值的值的级差，以抽出具有高于所述级差阈值的值的那些级差，其中 所述推测缺陷部判断部对由所述级差判断部抽出的所述级差使用所述条件表达式而判断存在或不存在推测缺陷部。6.根据权利要求4所述的推测缺陷部判断设备，还包括: 伪插入部，其用于对基于由所述推测缺陷部判断部进行的判断而被判断为布局上的推测缺陷部的部分设定伪元件的插入；以及 级差计算部，其用于计算在所述伪元件的插入之后的所述半导体器件表面上的级差分布，其中 所述推测缺陷部判断部对由所述级差计算部计算出的级差分布中的级差使用所述条件表达式而判断存在或不存在推测缺陷部。7.根据权利要求4所述的推测缺陷部判断设备，还包括: 级差判断部，其用于对从所述级差数据中所包括的级差的基准面到最深部...
【专利技术属性】
技术研发人员：出羽恭子，平田达司郎，涩木俊一，
申请(专利权)人：索尼公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。