阵列基板和显示装置制造方法及图纸

本实用新型专利技术公开了一种阵列基板和显示装置，涉及显示领域，能够减少阵列基板的制备过程中所采用的构图工艺的次数，从而有效降低制作成本，提高良品率。本实用新型专利技术提供的阵列基板，包括基板，依次设置在所述基板上的栅极、栅绝缘层、有源层、源电极、漏电极和绝缘保护层，所述基板上还设置有像素电极和公共电极，以及连接所述像素电极和所述漏电极的第一引线孔和连接所述公共电极和公共电极线的第二引线孔，所述像素电极设置在所述基板上，所述栅极直接设置在与所述像素电极同层设置的透明导电层上；所述像素电极通过设置在第一引线孔里的第一金属连接层与所述漏电极相连接，所述第一金属连接层与所述栅极同层设置。（*该技术在2023年保护过期，可自由使用*）

Array substrate and display device

The utility model discloses an array substrate and a display device to display field, can reduce the number of composition process by the preparation process of the array substrate, so as to effectively reduce production costs, improve yield rate. Array substrate provided by the utility model comprises a substrate, a gate, a gate are arranged on the substrate and the insulating layer, an active layer, a source electrode, a drain electrode and an insulating protective layer, wherein the substrate is arranged on the pixel electrode and the common electrode, and a first lead hole is connected with the pixel electrode and the drain the electrode and connected with the public electrode and the common electrode line second lead hole, the pixel electrode is disposed on the substrate, the gate is directly arranged on the transparent conductive layer and the pixel electrode layer is arranged on the same; the pixel electrode is arranged in the first hole in the first metal wire connection layer with the leakage pole connected by, the first metal layer and connected with the gate layer.

【技术实现步骤摘要】

本技术涉及显示领域，尤其涉及一种阵列基板和显示装置。
技术介绍
高级超维场开关技术(Advanced-SuperDimensional Switching,简称:ADS)通过同一平面内像素电极或公共电极边缘所产生的平行电场以及像素电极与公共电极间产生的纵向电场形成多维电场，使液晶盒内像素电极或公共电极之间、像素电极或公共电极正上方所有取向液晶分子都能够产生旋转转换，从而提高了平面取向系液晶工作效率并增大了透光效率。高级超维场开关技术可以提高TFT-1XD画面品质，具有高透过率、宽视角、高开口率、低色差、低响应时间、无挤压水波纹(push Mura)波纹等优点。ADS显示器由ADS阵列基板和彩膜基板对盒而形成，ADS阵列基板和彩膜基板之间滴注有液晶。一般而言，如图1所示，ADS阵列基板包括:基板1，依次设置在基板I上的公共电极层8、栅极金属层10、栅绝缘层12、有源层9、源漏极金属层11、绝缘保护层7和像素电极层2，栅极金属层中包括TFT的栅极和栅线(图中未示出)，有源层9包括半导体层3和掺杂半导体层4，源漏极金属层11中包括TFT的源极5、漏极6以及数据线，像素电极层2中包括像素电极，公共电极层8中包括公共电极，源漏极金属层11的漏极6通过过孔与像素电极层2相连。目前，ADS阵列基板的制造方法普遍为五次甚至是六次构图工艺，以五次构图工艺为例，其实现过程一般包括:第一次构图工艺形成公共电极层8 ;第二次构图工艺形成栅极金属层10 ;第三次构图工艺形成有源层9 (半导体层3和掺杂半导体层4)、源漏金属层11 ；第四次构图工艺形成绝缘保护层7，并在绝缘保护层7形成连接源漏极金属层的漏极6和像素电极层2的过孔；第五次构图工艺形成像素电极层2，这样就完成了阵列基板的制作。但是，由于到构图工艺的次数直接影响着制作成本与良品率，构图工艺次数越多，则生产周期越长，制作成本越高，良品率越低。因此，如何有效的减少构图工艺次数，是阵列基板的制作过程中需要解决的技术问题。
技术实现思路
本技术所要解决的技术问题在于提供一种阵列基板及其制造方法、显示装置，能够减少阵列基板的制备过程中所采用的构图工艺的次数，从而有效降低制作成本，提闻良品率。为达到上述目的，本技术的实施例采用如下技术方案:一方面，本技术提供一种阵列基板，包括基板，依次设置在所述基板上的栅极、栅绝缘层、有源层、源电极、漏电极和绝缘保护层，所述基板上还设置有像素电极和公共电极，以及连接所述像素电极和所述漏电极的第一引线孔和连接所述公共电极和公共电极线的第二引线孔，所述像素电极设置在所述基板上，所述栅极直接设置在与所述像素电极同层设置的透明导电层上；所述像素电极通过设置在第一引线孔里的第一金属连接层与所述漏电极相连接，所述第一金属连接层与所述栅极同层设置。可选地，所述公共电极线与所述栅极同层设置，所述公共电极和所述公共电极线通过设置在第二引线孔中的第二金属连接层相连接，所述第二金属连接层与所述源电极和漏电极同层设置。进一步地，所述的阵列基板还包括:设置在所述阵列基板边缘的源漏极引线端子和栅极引线端子；所述源漏极引线端子，通过设置在源漏极引线孔里的第二金属连接层与数据线相连接，所述数据线与所述源电极和所述漏电极同层设置；所述栅极引线端子，通过设置在栅极引线孔里的第二金属连接层与栅线相连接，所述栅线与所述栅极同层设置。本技术还提供另一阵列基板，包括基板，依次设置在所述基板上的栅极、栅绝缘层、有源层、源电极、漏电极和绝缘保护层，所述基板上还设置有像素电极和公共电极，所述公共电极设置在所述基板上，所述栅极直接设置在与所述公共电极同层设置的透明导电层上；所述像素电极设置在所述绝缘保护层上，所述绝缘保护层设置有绝缘保护层过孔，所述像素电极通过所述绝缘保护层过孔与所述漏电极相连接。具体地，公共电极线与所述栅极同层设置，所述公共电极线 直接与位于所述公共电极线下方的所述公共电极相连接。本技术还提供一种显示装置，包括任一项所述的阵列基板。本技术实施例提供一种阵列基板和显示装置，将栅极金属层(栅极所在金属层)直接设置在与像素电极层同层设置的透明导电层上，制备时先依次形成第一透明导电薄膜和栅金属薄膜，再采用多阶掩膜(MTM)工艺通过一次构图(第一次构图工艺)即可制备出像素电极和栅极，然后在形成栅绝缘层时利用光刻胶剥离(Lift Off)技术形成第一引线过孔，以连接漏电极和像素电极；第二次构图工艺形成有源层和源、漏电极，在源、漏电极之上形成绝缘保护层时再利用光刻胶剥离(Lift Off)技术形成第二引线过孔，以连接源漏金属层公共电极线和公共电极，其中所述公共电极线与栅极同层设置，或者所述公共电极线与源、漏电极同层设置；第三次构图工艺形成公共电极，从而仅使用3次掩膜板(Mask)即可制造出阵列基板，能够减少阵列基板制备过程中所采用的构图工艺的次数，从而有效降低制作成本，提闻良品率。附图说明图1为现有ADS阵列基板的结构不意图；图2(a)和(b)分别为本技术实施例一提供的第一种阵列基板的平面结构示意图和沿A-A线的剖面结构示意图；图3为本技术实施例一提供的第二种阵列基板沿A-A线的剖面结构示意图；图4为本技术实施例一提供的第一种阵列基板沿A-A线的剖面结构示意图-* ;图5为本技术实施例一提供的第三种阵列基板沿A-A线的剖面结构示意图-* ;图6为本技术实施例一提供的第一种阵列基板制造方法的流程图；图7(a)和(b)分别为本技术实施例二中第一构图工艺中曝光刻蚀后基板的平面结构示意图和沿A-A线的剖面结构示意图；图8为本技术实施例二中第一构图工艺的流程图；图9(a) (f)为本技术实施例二中第一构图工艺过程的步骤1011 1015中基板沿A-A线的剖面示意图；图10为本技术实施例二第一构图工艺过程中依次形成栅绝缘薄膜和半导体薄膜后的基板沿A-A线的剖面示意图；图11为本技术实施例二第一构图工艺过程中光刻胶剥离后的基板沿A-A线的剖面示意图12(a)和(b)分别为本技术实施例二中第二构图工艺后基板沿A_A线的剖面示意图；图13为本技术实施例二中第二构图工艺的流程图；图14(a) (f)为本技术实施例二中第二构图工艺过程的步骤1021 1027基板沿A-A线的剖面示意图；图15 (a)和(b)分别为本技术实施例二中步骤1028形成绝缘保护薄膜后基板沿A-A线的剖面示意图和光刻胶剥离后基板沿A-A线的剖面示意图；图16(a) (C)为本技术实施例二中第三构图工艺过程中基板沿A_A线的剖面示意图；图17为本技术实施例二提供的第二种阵列基板制造方法的流程图；图18(a)为第二种阵列基板制造方法中第一构图工艺的光刻胶图案，图18(b)为第一构图工艺刻蚀后后基板沿A-A线的剖面示意图，图18(c)为第二种阵列基板制造方法中第一构图工艺后基板沿A-A线的剖面示意图；图19(a)为第二种阵列基板制造方法中第二构图工艺中的光刻胶图案，图19(b)为刻蚀后基板沿A-A线的剖面示意图；图20为第二种阵列基板制造方法中第二构图工艺后基板沿A-A线的剖面示意图。图1附图标记说明1-基板，2-像素电极层，3-半导体层，4本文档来自技高网...

【技术保护点】
一种阵列基板，包括基板，依次设置在所述基板上的栅极、栅绝缘层、有源层、源电极、漏电极和绝缘保护层，所述基板上还设置有像素电极和公共电极，以及连接所述像素电极和所述漏电极的第一引线孔和连接所述公共电极和公共电极线的第二引线孔，其特征在于，所述像素电极设置在所述基板上，所述栅极直接设置在与所述像素电极同层设置的透明导电层上；所述像素电极通过设置在第一引线孔里的第一金属连接层与所述漏电极相连接，所述第一金属连接层与所述栅极同层设置。

【技术特征摘要】
1.一种阵列基板，包括基板，依次设置在所述基板上的栅极、栅绝缘层、有源层、源电极、漏电极和绝缘保护层，所述基板上还设置有像素电极和公共电极，以及连接所述像素电极和所述漏电极的第一引线孔和连接所述公共电极和公共电极线的第二引线孔，其特征在于， 所述像素电极设置在所述基板上，所述栅极直接设置在与所述像素电极同层设置的透明导电层上； 所述像素电极通过设置在第一引线孔里的第一金属连接层与所述漏电极相连接，所述第一金属连接层与所述栅极同层设置。2.根据权利要求1所述的阵列基板，其特征在于， 所述公共电极线与所述栅极同层设置， 所述公共电极和所述公共电极线通过设置在第二引线孔中的第二金属连接层相连接，所述第二金属连接层与所述源电极和漏电极同层设置。3.根据权利要求1或2所述的阵列基板，其特征在于，还包括:设置在所述阵列基板边缘的源漏极引线端子和栅极引线端子； 所述源漏极引线端子，...

【专利技术属性】
技术研发人员：吴松，包杰琼，
申请(专利权)人：京东方科技集团股份有限公司，合肥鑫晟光电科技有限公司，
类型：实用新型
国别省市：