形成用于半导体装置的取代栅极结构的方法制造方法及图纸

本文揭示形成用于半导体装置的取代栅极结构的方法。在一实施例中，该方法包含下列步骤：形成一牺牲栅极结构于一半导体基板上方，移除该牺牲栅极结构以借此定义一栅极凹室，在该栅极凹室中形成一层绝缘材料，以及在该栅极凹室内形成一层金属于该绝缘材料层上方。该方法还包含下列步骤：在该栅极凹室中形成一牺牲材料以便覆盖该金属层的一部分且借此定义该金属层的一暴露部，对于该金属层的该暴露部执行一蚀刻工艺以借此由该栅极凹室内移除该金属层的该暴露部，以及在执行该蚀刻工艺后，移除该牺牲材料并形成一导电材料于该金属层的其余部分上方。

【技术实现步骤摘要】

本揭示内容大体有关于精密半导体装置的制造，且更特别的是，有关于形成用于各种类型半导体装置的取代栅极结构的各种方法。
技术介绍
制造诸如CPU、存储装置、ASIC’s (特殊应用集成电路)之类的先进集成电路需要根据指定的电路布局在给定芯片区域中形成大量电路组件，其中所谓金属氧化物场效应晶体管(MOSFETs或FETs)为一种重要的电路组件，其实质上决定集成电路的效能。FET(不论是NFET还是PFET)为通常包含源极区、漏极区、位于源极区和漏极区间的信道区以及位于信道区上方的栅电极的装置。电气接触是做为源极/漏极区，以及通过控制施加至栅电极的电压来控制流过FET的电流。如果栅电极没有外加电压，则没有电流通过装置(忽略相对小的不合意泄露电流)。不过，在施加适当的电压至栅电极时，信道区变导电，且通过导电信道区允许电流在源极区、漏极区之间流动。传统上，FETs为实质上平面型装置，但是类似操作原理适用于更多种三维FET结构，在此被称作FinFETs。为了改善FETs的操作速度，以及提高FET在集成电路模块内的密度，装置设计者多年来已大幅减少FETs的实际尺寸。为了改善FETs的切换速度，已显着减少FETs的信道长度，但是这使得控制有害的泄露电流更加困难。对于许多装置技术世代，大多数晶体管组件(FETs及FinFETs)的栅电极结构已包含与多晶硅栅电极结合的多种硅基材料，例如二氧化硅及/或氮氧化硅栅极绝缘层。不过，为了迁就被积极缩小的晶体管组件的信道长度，已开发新材料及结构且许多较新世代的装置使用由替代材料及结构构成的栅电极堆栈以企图提供更好的泄露控制以及对于外加栅电极电压可增加可输送的电流量。例如，在信道长度小于约45奈米的一些经积极缩小的晶体管组件中，包含所谓高k电介质/金属栅极(HK/MG)组态的栅电极堆栈已知可提供显着增强的操作特性而优于迄今为止更常用二氧化硅/多晶硅(SiO/poly)组态。HK/MG栅电极堆栈的绝缘组件可使用铝(Al)、铪(Hf)、钛(Ti)的氧化物，有时结合额外的元素，例如碳(C)、硅(Si)或氮(N)，以及导电电极组件可再度使用所述材料(非氧化物)，单独或在生产中组合以实现所欲性质。已用来形成具有高k/金属栅极结构的晶体管的一众所周知加工方法为所谓的“后栅极(gate last)”或“取代栅极(replacement last)”技术。图1A至图1D是图示一种示范已有技术方法，是利用后栅极技术来形成HK/MG取代栅极结构于示范FET晶体管100上。如图1A所示，该工艺包含在浅沟槽隔离结构11所定义的主动区域中形成基本晶体管结构100于半导体基板10上方。在图示于图1A的制造点，装置100包含牺牲或虚设栅极绝缘层12、虚设或牺牲栅电极14、侧壁间隔体16、绝缘材料层17、以及形成于基板10之中的源极/漏极区18。使用各种不同材料以及通过执行各种现有技术，可形成装置100的各种组件及结构。例如，牺牲栅极绝缘层12可由二氧化硅构成，牺牲栅电极14可由多晶硅构成，侧壁间隔体16可由氮 化硅构成，以及绝缘材料层17可由二氧化硅构成。源极/漏极区18可由植入掺杂物的材料(用于NFET装置的N型掺杂物以及用于PFET装置的P型掺杂物)构成，该植入掺杂物的材料是使用现有掩模及离子植入技术植入基板10。当然，本领域的技术人员会知道，为求简洁，附图中未图示晶体管100的其它特征。例如，附图中未图示所谓的环状植入区(halo implant region),以及可用于高效能PFET晶体管的各种娃锗层或区。在图示于图1A的制造点，已形成装置100的各种结构以及已执行化学机械研磨工艺(CMP)以移除在牺牲栅电极14上方的任何材料(例如，由氮化硅构成的保护盖层(未图示))，借此可移除牺牲栅电极14。如图1B所示，执行一个或多个蚀刻工艺以移除牺牲栅电极14及牺牲栅极绝缘层12而不损伤侧壁间隔体16及绝缘材料17，以借此定义栅极开口 20，随后会在此形成取代栅极结构。在工艺顺序的此点，也已移除用来局限蚀刻至选定区的任何掩模层。通常牺牲栅极绝缘层12的移除为取代栅极技术的一部分，如在此所示。不过，在所有的应用中，可以不移除牺牲栅极绝缘层12。接下来，如图1C所示，在栅极开口 20中形成会构成取代栅极结构30的各种材料层。不过，尽管未图示于附图，当在栅极开口 20中形成所述材料层时，有大体方形边缘的栅极开口可能造成一些问题。例如，此一方形边缘的栅极开口 20可能导致将形成于栅极开口20内的材料层中的一个或多个形成空穴。在一示范实施例中，取代栅极结构30包含:厚约2奈米的高k栅极绝缘层30A，由厚度有2至5奈米的金属(例如，氮化钛层)构成的功函数调整层(work-function adjusting layer) 30B,以及块金属层(bulk metal layer)30C (例如，铝)。最后，如图1D所示，执行CMP工艺以移除栅极绝缘层30A、功函数调整层30B及位于栅极开口 20外面的块金属层30C的多余部分以定义取代栅极结构30。NFET装置及PFET装置和N-FinFET及P-FinFET装置的取代栅极结构30可能使用不同的材料。近年来，随着持续地减少 装置尺寸以及提高封装密度，形成电耦合至底下装置(例如，示范晶体管100)的导电接触(conductive contact)已变得越来越有问题。在有些情形下，由于可用来形成导电接触的标地空间(Plot space)有限，导电接触已小到难以用传统微影及蚀刻工具及技术来直接定义导电接触。在有些应用中，装置设计者此时利用所谓的自对准接触(self-aligned contact)以努力克服与企图直接图案化这样的导电接触有关的一些问题。不过，在使用自对准接触时，重要的是，要使选定的加工流程尽量与现有工艺兼容，同时最小化使用于制造生产装置的现有加工流程的复杂度。本揭示内容针对形成用于各种半导体装置的取代栅极结构的各种有效方法而至少可减少或排除上述问题中的一个或多个。
技术实现思路
为供基本理解本专利技术的一些方面，提出以下简化的总结。此总结并非本专利技术的穷举式总览。它不是想要确认本专利技术的关键或重要组件或者是描绘本专利技术的范畴。唯一的目的是要以简要的形式提出一些概念作为以下更详细说明的前言。本揭示内容大体针对形成用于各种半导体装置的取代栅极结构的各种方法。揭示于此的新颖装置及方法可应用于有各种不同装置(例如，像是极度缩小装置)的各种情况，在此栅电极是与晶体管装置的源极/漏极区的导电接触非常靠近。在一实施例中，该方法包含下列步骤:形成一牺牲栅极结构于一半导体基板上方，移除该牺牲栅极结构以借此定义一栅极凹室，在该栅极凹室中形成一层绝缘材料，以及在该栅极凹室内形成一层金属于该绝缘材料层上方。在此具体实施例中，该方法还包含下列步骤:在该栅极凹室中形成一牺牲材料以便覆盖该金属层的一部分且借此定义该金属层的一暴露部，对于该金属层的该暴露部执行一蚀刻工艺以借此由该栅极凹室内移除该金属层的该暴露部，以及，在执行该蚀刻工艺后，移除该牺牲材料并形成一导电材料于该金属层的该先前被覆盖部分上方。揭示于此的另一示范方法包含下列步骤:形成一牺牲栅极结构于一半导体基板上方，移除该牺牲栅极结构以借此定本文档来自技高网...

【技术保护点】
一种形成晶体管的方法，其包括下列步骤：形成一牺牲栅极结构于一半导体基板上方；移除该牺牲栅极结构以借此定义一栅极凹室；在该栅极凹室中形成一层绝缘材料；在该栅极凹室内形成一层金属于该绝缘材料层上方；在该栅极凹室中形成一牺牲材料，以便覆盖该金属层的一部分且借此定义该金属层的一暴露部；对于该金属层的该暴露部执行一蚀刻工艺以借此移除在该栅极凹室内的该金属层的该暴露部；在执行该蚀刻工艺后，移除该牺牲材料；以及在该金属层中先前被覆盖的部分上方形成一导电材料。

【技术特征摘要】
2012.01.20 US 13/354,8441.一种形成晶体管的方法，其包括下列步骤: 形成一牺牲栅极结构于一半导体基板上方； 移除该牺牲栅极结构以借此定义一栅极凹室； 在该栅极凹室中形成一层绝缘材料； 在该栅极凹室内形成一层金属于该绝缘材料层上方； 在该栅极凹室中形成一牺牲材料，以便覆盖该金属层的一部分且借此定义该金属层的一暴露部； 对于该金属层的该暴露部执行一蚀刻工艺以借此移除在该栅极凹室内的该金属层的该暴露部； 在执行该蚀刻工艺后，移除该牺牲材料；以及 在该金属层中先前被覆盖的部分上方形成一导电材料。2.根据权利要求1所述的方法，其中该晶体管为FinFET装置或FET装置中的一个。3.根据权利要求1所述的方法，其中形成该牺牲材料的步骤包括:执行一由下而上填隙工艺以在该栅极凹室中直接沉积该牺牲材料到它的最终厚度。4.根据权利要求1所述的方法，其中形成该牺牲材料的步骤包括: 执行一沉积工艺以形成由该牺牲材料过度充填该栅极凹室的一沉积层； 对于该牺牲材料的沉积层执行一化学机械研磨工艺；以及 在执行该化学机械研磨工艺后，对于该牺牲材料层执行一蚀刻工艺以减少它的厚度。5.根据权利要求1所述的方法，其中该金属层为用于N型FET的金属的一功函数调整层。6.根据权利要求1所述的方法，其中该金属层为用于P型FET的金属的一功函数调整层。7.根据权利要求1所述的方法，其中形成该牺牲材料的步骤包括: 执行一沉积工艺以形成由该牺牲材料过度充填该栅极凹室的一沉积层； 对于该牺牲材料的沉积层执行一化学机械研磨工艺； 在执行该化学机械研磨工艺后，对于该牺牲材料层执行一氧化工艺以氧化该牺牲材料层的上半部，同时让该牺牲材料层的下半部处于未氧化状态；以及 执行一蚀刻工艺以移除该牺牲材料层中已被氧化的该上半部，同时让该牺牲材料层的该下半部留在原位。8.根据权利要求1所述的方法，还包括: 执行至少一蚀刻工艺以使该导电材料部分下凹；以及 在该栅极凹室内形成一绝缘材料于该下凹导电材料上方。9.一种形成晶体管的方法，其包括下列步骤: 形成一牺牲栅极结构于一半导体基板上方； 移除该牺牲栅极结构以借此定义一栅极凹室； 在该栅极凹室中形成一层绝缘材料； 在该栅极凹室内形成第一层金属于该绝缘材料层上方； 在该栅极凹室内形成第二层金属于该第一金属层上方； 在该栅极凹室中形成一牺牲材料以便覆盖该第二层金属的一部分且借此定义该第一金属层和该第二层金属的一暴露部； 对于该第二层金属和该第一金属层的该些暴露部执行至少一蚀刻工艺以借此移除在该栅极凹室内的该第二层金属和该第一金属层的该些暴露部； 在执行该至少一蚀刻工艺后，移除该牺牲材料；以及 在该第一及该第二金属层中先前被覆盖的该些部分上方形成一导电栅电极材料。10.根据权利要求9所述的方法，其中形成该牺牲材料的步骤包括:执行一由下而上填隙工艺以在该栅极凹室中直接沉积该牺牲材料到它的最终厚度。11.根据权利要求9所述的方法，其中形成该牺牲材料的步骤包括: 执行一沉积工艺以形成由该牺牲材料过度充填该栅极凹室的一沉积层； 对于该牺牲材料的沉积层执行一化学机械研磨工艺；以及 在执行该化学机械研磨工艺后，对于该牺牲材料层执行一蚀刻工艺以减少它的厚度。12.根据权利要求9所述的方法，其中该第一金属层为用于N型FET的金属的一功函数调整层，以及该第二层金属为用于P型FET的金属的一功函数调整层。13.根据权利要求9所述的方法，其中该第一金属层为用于P型FET的金属的一功函数调整层，以及该第二层金属为用于N型FET的金属的一功函数调整层。14.根据权利要求9所述的方法，还包括: 执行至少一蚀刻工艺以使该导电栅电极材料部分下凹；以及 在该栅极凹室内形成一绝缘材料于该下凹导电栅电极材料上方。15.根据权利要求9所述的方法，其中形成该牺牲材料的步骤包括: 执行一沉积工艺以形成由该牺牲材料过度充填该栅极凹室的一沉积层； 对于该牺牲材料的沉积层执行一化学机械研磨工艺； 在执行该化学机械研磨工艺后，对于该牺牲材料层执行一氧化工艺以氧化该牺牲材料层的上半部，同时让该牺牲材料层的下半部处于未氧化状态；以及 执行一蚀刻工艺以移除该牺牲材料层中已被氧化的该上半部，同时让该牺牲材料层的该下半部留在原位。16.一种形成第一及第二晶体管的方法，其包括下列步骤: 在一半导体基板上方形成 各自用于该第一及该第二晶体管的一牺牲栅极结构； 移除该些牺牲栅极结构以借此定义各自用于该第一及该第二晶...

【专利技术属性】
技术研发人员：谢瑞龙，蔡秀雨，R·米勒，A·诺尔，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：