FinFET及其形成方法技术

一种方法包括：在第一半导体鳍状件上形成包括栅电极的栅极堆叠件。栅电极包括位于第一半导体鳍状件的中部上方并且与其对准的部分。第二半导体鳍状件位于栅电极的一侧上，并且不延伸到栅电极下方。第一和第二半导体鳍状件相互间隔开并且相互平行。第一半导体鳍状件和第二半导体鳍状件的端部被蚀刻。执行外延，以形成外延区，其包括延伸到由第一半导体鳍状件的被蚀刻的第一端部留下的第一间隔中的第一部分、以及延伸到由被蚀刻的第二半导体鳍状件留下的第二间隔中的第二部分。在外延区中形成第一源极/漏极区。本发明专利技术还提供了一种FinFET及其形成方法。

【技术实现步骤摘要】

本专利技术涉及半导体领域，更具体地，本专利技术涉及一种。
技术介绍
随着集成电路的尺寸的持续降低和对集成电路速度需求的持续增长，晶体管需要以较小的尺寸具有较高的驱动电流。由此开发了鳍状场效应晶体管(FinFET)。FinFET晶体管具有增加的沟道宽度。沟道宽度的增加通过形成包括在鳍状件的侧壁上的部分和在鳍状件的顶面上的部分的沟道而获得。FinFET可为双栅极FET，其包括在相应鳍状件的侧壁上的沟道，但在相应鳍状件的顶面上不存在沟道。FinFET还可为三栅极FET，其包括在相应鳍状件的侧壁和顶面上的沟道。由于晶体管的驱动电流正比于沟道宽度，因此FinFETs的驱动电流得到增加。
技术实现思路
为了解决现有技术中所存在的问题，根据本专利技术的一个方面，提供了一种方法，包括:在第一半导体鳍状件的中部的侧壁上形成栅极电介质；在所述栅极电介质上方形成栅电极，其中，所述栅电极包括位于所述第一半导体鳍状件的中部上方并且与所述第一半导体鳍状件的中部对准的部分，其中，第二半导体鳍状件位于所述栅电极的第一侧上，并且不延伸到所述栅电极下方，并且其中，所述第一半导体鳍状件和所述第二半导体鳍状件相互间隔开并且相互平行；蚀刻所述第一半导体鳍状件的第一端部和所述第二半导体鳍状件；执行外延，以形成第一外延区，其中，所述外延区包括:第一部分，延伸到由经过蚀刻的所述第一半导体鳍状件的第一端部留下的第一间隔中；以及第二部分，延伸到由经过蚀刻的所述第二半导体鳍状件留下的第二间隔中，其中，所述第一部分和所述第二部分相互结合，以形成所述第一外延区；以及在所述第一外延区中形成第一源极/漏极区。在该方法中，还包括:蚀刻第三半导体鳍状件和所述第一半导体鳍状件的第二端部，其中，所述第三半导体鳍状件位于与所述第一侧相对的所述栅电极的第二侧上，其中，所述第二半导体鳍状件和所述第三半导体鳍状件与平行于所述第一半导体鳍状件的直线对准，并且其中，所述第二半导体鳍状件和所述第三半导体鳍状件相互分离；在由经过蚀刻的所述第一半导体鳍状件的第二端部和经过蚀刻的所述第三半导体鳍状件留下的间隔中生长第二外延区；以及在所述第二外延区中形成第二源极/漏极区。在该方法中，还包括:形成所述第一半导体鳍状件和所述第二半导体鳍状件包括:将半导体衬底凹进，以形成半导体带状件和位于所述半导体带状件之间的沟槽；填充所述沟槽，以在所述半导体衬底中形成浅沟槽隔离(STI)区；以及将所述STI区凹进，其中，所述半导体带状件位于所述STI区的顶面上方的部分形成所述第一半导体鳍状件、所述第二半导体鳍状件和所述第三半导体鳍状件，并且其中，所述第二半导体鳍状件和所述第三半导体鳍状件相互间隔开。在该方法中，还包括:在形成所述栅极电介质和所述栅电极的步骤之前，蚀刻附加半导体鳍状件的中部，以将所述附加半导体鳍状件分为两部分，其中，所述附加半导体鳍状件的剩余部分形成所述第二半导体鳍状件。在该方法中，所述第一半导体鳍状件和所述附加半导体鳍状件具有基本相同的长度。在该方法中，在蚀刻所述附加半导体鳍状件的步骤期间，所述第一半导体鳍状件被蚀刻掩模覆盖。在该方法中，所述栅极电介质和所述栅电极延伸在多个半导体鳍状件的顶面和侧壁上方。在该方法中，所述第一半导体鳍状件和位于所述第一半导体鳍状件下面的半导体衬底由相同材料形成。根据本专利技术的另一方面，提供了一种方法，包括:提供一种结构，所述结构包括:半导体衬底；隔离区，位于所述半导体衬底的表面上；第一半导体鳍状件和第二半导体鳍状件，位于所述隔离区上方并且相互平行；以及第一半导体带状件和第二半导体带状件，分别位于所述第一半导体鳍状件和所述第二半导体鳍状件下面并且分别与所述第一半导体鳍状件和所述第二半导体鳍状件对准，其中，所述第一半导体带状件和所述第二半导体带状件与所述隔离区齐平；蚀刻所述第一半导体鳍状件的中部，以将所述第一半导体鳍状件分为两个端部，其中，所述第一半导体鳍状件在所述蚀刻步骤期间被蚀刻掩模覆盖；在所述第二半导体鳍状件的中部的顶面和侧壁上形成栅极电介质；在所述栅极电介质上方形成栅电极；以及执行外延，以形成外延区，其中，所述外延区包括:第一部分，位于所述第一半导体带状件的端部上方并且与所述第一半导体带状件的端部对准；以及第二部分，位于所述第二半导体带状件的端部上方并且与所述第二半导体带状件的端部对准。在该方法中，对所述第一半导体鳍状件的中部进行蚀刻，直到所述第一半导体带状件的顶面暴露出来。在该方法中，还包括:在执行所述外延的步骤之前，分别将所述第一半导体鳍状件的端部和所述第二半导体鳍状件的端部凹进，以形成第一凹部和第二凹部，其中，在所述外延期间，分别从所述第一凹部和所述第二凹部生长第一外延部分和第二外延部分，并且其中，所述第一外延部分和第二外延部分相结合，以形成所述外延区。在该方法中，所述第三半导体鳍状件和所述第四半导体鳍状件平行于所述第一半导体鳍状件和所述第二半导体鳍状件，并且其中，在所述蚀刻步骤期间，所述第三半导体鳍状件的中部被蚀刻，并且所述第四半导体鳍状件不被蚀刻。在该方法中，所述栅电极形成在所述第四半导体鳍状件的侧壁和顶面上，并且其中，所述栅电极延伸到由经过蚀刻的所述第三半导体鳍状件留下的间隔中。在该方法中，所述第三半导体鳍状件的留下的端部相互分离，并且通过所述栅电极相互间隔开。根据本专利技术的又一方面，提供了一种器件，包括:半导体衬底；隔离区，位于所述半导体衬底的表面上；第一半导体带状件和第二半导体带状件，位于所述隔离区之间并且相互平行；第一半导体鳍状件，位于所述第一半导体带状件上方并且邻接所述第一半导体带状件；栅极电介质，位于所述第一半导体鳍状件的侧壁上，其中，所述栅极电介质位于所述第二半导体带状件上方并且与所述第二半导体带状件对准的部分具有与所述隔离区的顶面基本齐平的底面；栅电极，位于所述栅极电介质上方，其中，所述栅极电介质和所述栅电极形成鳍式场效应晶体管(FinFET)的部分；以及源极/漏极区，在所述第一半导体带状件和所述第二半导体带状件上方并且与所述第一半导体带状件和所述第二半导体带状件对准。在该器件中，所述源极/漏极区包括既不平行于也不垂直于所述隔离区的顶面的面。在该器件中，还包括:第三半导体带状件，位于所述隔离区之间并且平行于所述第一半导体带状件和所述第二半导体带状件，其中，没有半导体鳍状件位于所述第三半导体带状件上方并且形成所述FinFET的沟道区，并且其中，所述源极/漏极延伸到所述第三半导体带状件上方并且连接至所述第三半导体带状件。在该器件中，还包括:附加半导体鳍状件，在所述栅极电介质和所述栅电极下方延伸，其中，所述附加半导体鳍状件形成所述FinFET的沟道区。在该器件中，所述源极/漏极区包含硅锗。在该器件中，所述半导体衬底和所述半导体带状件由相同的半导体材料形成。附图说明为了更完整地理解实施例及其优点，现在结合附图对以下说明作出参考，其中:图1A至图5B是根据一些示例性实施例的制造鳍式场效应晶体管(FinFET)的中间阶段的横截面图、俯视图和立体图；图6A至图7B是根据示例性实施例的FinFET的俯视图；以及图8至图11示出了根据一些示例性实施例的制造鳍状件的横截面图。具体实施例方式下面，详细论述本专利技术各实施例的制造和使用。然而，应该理解，本专利技术提供了许本文档来自技高网...

【技术保护点】
一种方法，包括：在第一半导体鳍状件的中部的侧壁上形成栅极电介质；在所述栅极电介质上方形成栅电极，其中，所述栅电极包括位于所述第一半导体鳍状件的中部上方并且与所述第一半导体鳍状件的中部对准的部分，其中，第二半导体鳍状件位于所述栅电极的第一侧上，并且不延伸到所述栅电极下方，并且其中，所述第一半导体鳍状件和所述第二半导体鳍状件相互间隔开并且相互平行；蚀刻所述第一半导体鳍状件的第一端部和所述第二半导体鳍状件；执行外延，以形成第一外延区，其中，所述外延区包括：第一部分，延伸到由经过蚀刻的所述第一半导体鳍状件的第一端部留下的第一间隔中；以及第二部分，延伸到由经过蚀刻的所述第二半导体鳍状件留下的第二间隔中，其中，所述第一部分和所述第二部分相互结合，以形成所述第一外延区；以及在所述第一外延区中形成第一源极/漏极区。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：何嘉政，陈自强，林以唐，张智胜，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：