FinFET及其形成方法技术

一种方法，包括提供多个相互平行的半导体鳍状件，并包括两个边缘鳍状件和位于两个边缘鳍状件之间的中心鳍状件。两个边缘鳍状件的每一个的中部被蚀刻，而中心鳍状件不被蚀刻。栅极电介质形成在中心鳍状件的顶面和侧壁上。栅电极形成在栅极电介质的上方。两个边缘鳍状件的端部和中心鳍状件的端部凹进。执行外延，以形成外延区域，其中从由两个边缘鳍状件的端部留下的间隔生长的外延材料与从由中心鳍状件的端部留下的间隔生长的外延材料相结合，以形成外延区域。源极/漏极区域形成在外延区域中。本发明专利技术还提供了一种FinFET及其形成方法。

【技术实现步骤摘要】

本专利技术涉及半导体领域，更具体地，本专利技术涉及一种加强结构。
技术介绍
随着集成电路的尺寸的持续降低和对集成电路速度需求的持续增长，晶体管需要以较小的尺寸具有较高的驱动电流。由此开发了鳍状场效应晶体管(FinFET)。FinFET晶体管具有增加的沟道宽度。沟道宽度的增加通过形成包括在鳍状件的侧壁上的部分和在鳍状件的顶面上的部分的沟道而获得。FinFET可为双栅极FET，其包括在相应鳍状件的侧壁上的沟道，但在相应鳍状件的顶面上不存在沟道。FinFET还可为三栅极FET，其包括在相应鳍状件的侧壁和顶面上的沟道。由于晶体管的驱动电流正比于沟道宽度，因此FinFETs的驱动电流得到增加。
技术实现思路
为了解决现有技术中所存在的问题，根据本专利技术的一个方面，提供了一种方法，包括:提供一种结构，所述结构包括:半导体衬底；隔离区域，位于所述半导体衬底的表面上；多个半导体带状件，位于所述隔离区域之间；以及多个半导体鳍状件，位于所述多个半导体带状件中相应半导体带状件上方并与所述多个半导体带状件中相应半导体带状件对准，其中，所述多个半导体鳍状件相互平行并包括两个边缘鳍状件和位于所述两个边缘鳍状件之间的中心鳍状件；蚀刻所述两个边缘鳍状件中的每一个的中部；在所述中心鳍状件的中部的侧壁上形成栅极电介质；在栅极电介质上方形成栅电极；执行外延，以形成外延区域，其中，所述外延区域延伸至所述两个边缘鳍状件下面的所述多个半导体带状件中的两个的上方，并且延伸至所述中心鳍状件下面的所述多个半导体带状件之一的上方；以及在所述外延区域中形成源极/漏极区域。在该方法中，在蚀刻所述两个边缘鳍状件的每一个的中部的步骤中，所述两个边缘鳍状件的相对端部不被蚀刻。在该方法中，在蚀刻所述两个边缘鳍状件的每一个的中部的步骤中，所述两个边缘鳍状件基本上全部被去除。在该方法中，还包括:在所述外延之前，蚀刻所述中心鳍状件的端部和所述两个边缘鳍状件的相对端部，以形成凹部，其中，所述外延区域从所述凹部生长。在该方法中，在蚀刻所述两个边缘鳍状件的每一个的中部的步骤之后，暴露出所述两个边缘鳍状件下面的所述多个半导体带状件中的两个的顶面。在该方法中，所述多个半导体带状件中的两个的顶面与所述隔离区域的顶面基本齐平。在该方法中，在蚀刻所述两个边缘鳍状件的每一个的中部的步骤中，所述两个边缘鳍状件之间的所述多个半导体鳍状件均不被蚀刻。根据本专利技术的另一方面，提供了一种方法，包括:形成多个半导体鳍状件，其中，所述多个半导体鳍状件相互平行并且包括两个边缘鳍状件和位于所述两个边缘鳍状件之间的中心鳍状件，并且其中，所述两个边缘鳍状件的每一个均包括相互分离的两个端部；在所述中心鳍状件的顶面和侧壁上形成栅极电介质；在所述栅极电介质上方形成栅电极；将所述两个边缘鳍状件的端部和所述中心鳍状件的端部凹进；执行外延，以形成外延区域，其中，从由所述两个边缘鳍状件的端部留下的间隔生长的外延材料与从由所述中心鳍状件的端部留下的间隔生长的外延材料相结合，以形成所述外延区域；以及在所述外延区域中形成源极/漏极区域。在该方法中，在所述两个边缘鳍状件之间具有多个中心鳍状件，并且其中，所述栅极电介质和所述栅电极形成在所述多个中心鳍状件的侧壁和顶面上。在该方法中，所述多个半导体鳍状件具有位于所述多个半导体鳍状件的相邻半导体鳍状件之间的第一间隔，并且其中，所述两个边缘鳍状件具有与所述多个半导体鳍状件之外的半导体鳍状件形成的第二间隔，并且其中，所述第二间隔大于所述第一间隔。在该方法中，在蚀刻所述两个边缘鳍状件的每一个的中部之后，暴露出位于所述两个边缘鳍状件下面并且邻接所述两个边缘鳍状件的半导体带状件的顶面。在该方法中，所述顶面与邻接所述半导体带状件的隔离区域基本齐平。在该方法中，形成所述多个半导体鳍状件的步骤包括:将半导体衬底凹进，以形成半导体带状件和位于所述半导体带状件之间的沟槽；填充所述沟槽，以在所述半导体衬底中形成浅沟槽隔离(STI)区域；以及将所述STI区域凹进，其中，位于所述STI区域的顶面上方的所述半导体带状件的部分形成所述两个边缘鳍状件和所述中心鳍状件，并且其中，所述两个边缘鳍状件的每一个的两个端部相互分离。根据本专利技术的又一方面，提供了一种器件，包括:半导体衬底；隔离区域，位于所述半导体衬底的表面上；多个半导体带状件，包括位于所述隔离区域之间并且相互平行的第一半导体带状件、第二半导体带状件和第三半导体带状件，其中，所述第二半导体带状件位于所述第一半导体带状件和所述第三半导体带状件之间；第一半导体鳍状件，位于所述第二半导体带状件上方并且与所述第二半导体带状件接合；栅极电介质，位于所述第一半导体鳍状件的侧壁上，其中，位于所述第一半导体带状件和所述第三半导体带状件上方并且与所述第一半导体带状件和所述第三半导体带状件对准的栅极电介质的部分具有与所述隔离区域的顶面基本齐平的底面；栅电极，位于所述栅极电介质上方，其中，所述栅极电介质和所述栅电极形成鳍状场效应晶体管(FinFET)的部分；以及源极/漏极区域，位于所述第一半导体带状件、所述第二半导体带状件和所述第三半导体带状件上方并且与所述第一半导体带状件、所述第二半导体带状件和所述第三半导体带状件对准。在该器件中，所述多个半导体带状件具有位于所述多个半导体带状件的相邻半导体带状件之间的第一间隔，并且其中，所述第一半导体带状件和所述第三半导体带状件具有与所述多个半导体带状件之外的附加半导体带状件形成的第二间隔，并且其中，所述第二间隔大于所述第一间隔。在该器件中，所述源极/漏极区域包括与所述隔离区域的顶面既不平行也不垂直的面。在该器件中，还包括:第四半导体带状件，位于所述隔离区域之间并且平行于所述第一半导体带状件，其中，所述第四半导体带状件位于是第一半导体带状件和所述第三半导体带状件之间；以及第二半导体鳍状件，位于所述第四半导体带状件上方并且邻接所述第四半导体带状件，其中，所述栅极电介质在半导体鳍状件的顶面和侧壁上延伸，并且其中，所述源极/漏极区域延伸至所述第四半导体带状件上方并且与所述第四半导体带状件对准。在该器件中，所述隔离区域包括与所述第一半导体带状件、所述第二半导体带状件和所述第三半导体带状件的相应边缘相接触的边缘。在该器件中，位于所述第一半导体带状件和所述第三半导体带状件之间的所有半导体带状件包括形成所述FinFET的沟道区域的上覆半导体鳍状件。在该器件中，所述半导体衬底和所述第一半导体鳍状件由相同的半导体材料形成。附图说明为了更全面地理解其实施例以及这些实施例的优点，现在结合附图对以下描述进行参考，其中:图1A至图5B为根据一些示意性实施例的鳍状场效应晶体管(FinFET)的制造中的中间阶段的横截面图、俯视图以及立体图；图6A至图9B为根据可选实施例的FinFET的制造中的中间阶段的横截面图和俯视图；图10至图13示出了根据一些示意性实施例的鳍状件的制造的横截面图。具体实施例方式下面详细论述本专利技术的实施例的实施和应用。然而，应该理解，实施例提供了可包含在大量的特定情形中的许多实用的创新概念。论述的这些特定的实施例是示意性的，而并不限制本专利技术的范围。根据各个实施例提供了鳍状场效应晶体管(FinFET)及其形成方法。示出了形成FinFET的中间阶段。论述了根据实施本文档来自技高网...

【技术保护点】
一种方法，包括：提供一种结构，所述结构包括：半导体衬底；隔离区域，位于所述半导体衬底的表面上；多个半导体带状件，位于所述隔离区域之间；以及多个半导体鳍状件，位于所述多个半导体带状件中相应半导体带状件上方并与所述多个半导体带状件中相应半导体带状件对准，其中，所述多个半导体鳍状件相互平行并包括两个边缘鳍状件和位于所述两个边缘鳍状件之间的中心鳍状件；蚀刻所述两个边缘鳍状件中的每一个的中部；在所述中心鳍状件的中部的侧壁上形成栅极电介质；在栅极电介质上方形成栅电极；执行外延，以形成外延区域，其中，所述外延区域延伸至所述两个边缘鳍状件下面的所述多个半导体带状件中的两个的上方，并且延伸至所述中心鳍状件下面的所述多个半导体带状件之一的上方；以及在所述外延区域中形成源极/漏极区域。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：何嘉政，陈自强，林以唐，张智胜，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：