实现单鳍鳍式场效应晶体管器件的芯更改制造技术

本发明专利技术公开了形成单鳍鳍式场效晶体管FinFET的方法。一种示范性的方法包括提供主掩模布局和齐整掩模布局以形成FinFET器件的鳍状件，其中所述主掩模布局包括第一掩蔽部件以及所述齐整掩模布局包括限定至少二个鳍状件的第二掩蔽部件，所述第一掩蔽部件和所述第二掩蔽部件具有空间关系；基于所述第一掩蔽部件和所述第二掩蔽部件的空间关系更改所述主掩模布局，其中更改所述主掩模布局包括更改第一掩蔽部件使得用所更改的主掩模布局和所述齐整掩模布局形成单鳍FinFET器件。本发明专利技术还公开了一种实现单鳍鳍式场效应晶体管器件的芯更改。

【技术实现步骤摘要】

本专利技术涉及半导体
，更具体地，涉及一种实现单鳍鳍式场效应晶体管器件的芯更改。
技术介绍
集成电路(IC)技术在不断的改进中。这种改进常常涉及减小器件尺寸而获取更低的制造成本，更高的器件集成密度，更快的速度和更好的性能。光刻技术经常用于形成集成电路器件中的元件，通常是，曝光工具让光通过掩模或光罩并投射在晶圆的光刻胶层，导致光刻胶层具有在此的集成电路元件的图像。曝光工具的分辨率限制了更小尺寸的器件图案的形成。例如，形成具有少于二个鳍状件的鳍式场效应晶体管(FinFET)器件由于现有光刻分辨率的限制而受到限制。因此，尽管现行的光刻技术通常已经能够胜任它们的预期目的，但随着器件尺寸的继续缩小，现行的光刻技术并不是在各方面都让人满意。
技术实现思路
为了解决现有技术中所存在的问题，根据本专利技术的一个方面，提供了一种方法，所述方法包括:提供主掩模布局和齐整掩模布局以形成鳍式场效应晶体管(FinFET)器件的鳍状件，其中所述主掩模布局包括第一掩蔽部件，所述齐整掩模布局包括限定了至少二个鳍状件的第二掩蔽部件，所述第一掩蔽部件和所述第二掩蔽部件具有空间关系；以及基于所述第一掩蔽部件和所述第二掩蔽部件的所述空间关系更改所述主掩模布局，其中更改所述主掩模布局包括更改所述第一掩蔽部件使得用所更改的主掩模布局和所述齐整掩模布局形成单鳍FinFET器件。在可选实施方式中，其中:所述第一掩蔽部件限定了第一芯部件和第二芯部件，其中所述第一芯部件与所述第二芯部件相隔一距离；以及所述第二掩蔽部件的宽度大于所述第一芯部件和所述第二芯部件之间的所述距离，使得所述第一掩蔽部件和所述第二掩蔽部件的所述空间关系包括所述第二掩蔽部件覆盖所述第一芯部件的一部分和所述第二芯部件的一部分。在可选实施方式中，更改所述第一掩蔽部件包括去除所述第一芯部件的所述一部分和所述第二芯部件的所述一部分中的一个。在可选实施方式中，更改所述第一掩蔽部件还包括将补充的芯部件加入到所述第一芯部件的所述一部分和所述第二芯部件的所述一部分中的另一个中。在可选实施方式中，所述补充的芯部件的长度大于所述第二掩蔽部件的长度。在可选实施方式中，所述距离大约等于DFIN+2WFIN，其中Dfin是相邻二个鳍状件之间的距离，Wfin是鳍状件的宽度；以及所述第二掩蔽部件的所述宽度大约等于2Dfin+2Wfin。在可选实施方式中，所述第一掩蔽部件限定了第一芯部件和第二芯部件，其中所述第一芯部件与所述第二芯部件相隔一距离，所述第一芯部件和所述第二芯部件具有第一宽度；以及所述第二掩蔽部件具有第二宽度，所述第二宽度大于所述第一宽度，从而使得所述第一掩蔽部件与所述第二掩蔽部件之间的所述空间关系包括所述第二掩蔽部件覆盖为所述第一宽度的所述第一芯部件的一部分。在可选实施方式中，更改所述第一掩蔽部件包括将所述第二掩蔽部件的一部分和为所述第一宽度的所述第一芯部件的所述一部分合并。在可选实施方式中，所述第一宽度大约等于相邻二个鳍状件之间的距离Dfin ;以及所述第二宽度大约等于2DFIN+2WFIN，其中Wfin是鳍状件的宽度。在可选实施方式中，所述方法还包括:基于更改的所述主掩模布局制造主掩模；以及基于所述齐整掩模布局制造齐整掩模。在可选实施方式中，所述方法还包括使用所述主掩模及所述齐整掩模形成所述单鳍FinFET器件。根据本专利技术的另一方面，还提供了一种方法，所述方法包括:提供齐整掩模部件，所述齐整掩模部件具有长度Ltkim和宽度Wtkim,所述长度Ltkim限定了鳍状件的长度Lfin,所述宽度Wtkim等于大约2 (DFIN+ffFIN)，其中Dfin是相邻二个鳍状件之间的距离及_是鳍状件的宽度；基于芯掩模部件和所述齐整掩模部件之间的空间关系更改所述芯掩模部件；以及使用所更改的芯掩模部件和所述齐整掩模部件形成单鳍鳍式场效晶体管(FinFET)器件。在可选实施方式中，所述芯掩模部件包括第一掩模部件和第二掩模部件；所述芯掩模部件和所述齐整掩模部件之间的所述空间关系包括所述齐整掩模部件覆盖所述第一芯部件的一部分和所述第二芯部件的一部分，并且所述第一芯部件的所述一部分和所述第二芯部件的所述一部分之间具有一距离，所述距离等于大约DFIN+2WFIN ;以及基于所述芯掩模部件和所述齐整掩模部件之间的所述空间关系更改所述芯掩模部件包括去除所述第一芯部件的所述一部分和所述第二芯部件的所述一部分中的一个。在可选实施方式中，基于所述芯掩模部件和所述齐整掩模部件的所述空间关系更改所述芯掩模部件还包括将补充的芯部件加入到所述第一芯部件的所述一部分和所述第二芯部件的所述一部分中的另一个中。在可选实施方式中，所述补充的芯部件的长度大于所述齐整掩模部件的所述长度Lteim°在可选实施方式中，所述补充的芯部件的宽度大体等于所述鳍状件的所述宽度W''FIN0在可选实施方式中，所述芯掩模部件包括第一芯部件和第二芯部件；所述芯掩模部件和所述齐整掩模部件的所述空间关系包括所述齐整掩模部件覆盖所述第一芯部件的一部分，所述第一芯部件具有等于大约所述相邻二个鳍状件之间的距离Dfin的宽度；以及基于所述芯掩模部件和所述齐整掩模部件的所述空间关系更改所述芯掩模部件包括将所述第一芯部件的所述一部分和所述第二芯部件的一部分合并。在可选实施方式中，合并的芯部件部分将所述第一芯部件的所述一部分和所述第二芯部件的所述一部分合并，合并的芯部件部分具有等于大约Dfin+2Wfin的宽度。根据本专利技术的又一方面，还提供了一种方法，所述方法包括:基于芯掩模部件和限定至少二个鳍状件的齐整掩模部件的空间关系更改所述芯掩模部件；以及使用所更改的芯掩模部件和所述限定至少二个鳍状件的齐整掩模部件来形成单鳍鳍式场效晶体管(FinFET)的鳍状件。在可选实施方式中，所述芯掩模部件限定了第一芯和第二芯；以及更改所述芯掩模部件包括以下之一:去除所述第一芯的一部分和所述第二芯的一部分中的一个，以及将所述第一芯的一部分和所述第二芯的一部分合并。附图说明结合附图阅读下面的详细描述能够更完整地理解本专利技术。需要强调的是，根据工业标准操作，各种部件未按比例绘制，只是用来示例。实际上，为了清楚起见，各种装置的尺寸可任意地增加或减少。图1A-1I是根据本专利技术各个方面的在制造的不同阶段期间的集成电路器件100的俯视图；图2示出了根据本专利技术各个方面的可用来制造包括单鳍鳍式场效应晶体管(FinFET)器件的集成电路器件的集成电路设计布局。图3A-3G是根据本专利技术各个方面的在使用图2的集成电路设计布局制造的不同阶段期间的集成电路器件的俯视图。图4示出了根据本专利技术各个方面的可用于制造包括单鳍鳍式场效应晶体管器件的集成电路器件的另一集成电路设计布局。图5A-5G是根据本专利技术各个方面的在使用图4的集成电路设计布局制造的不同阶段期间的集成电路器件的俯视图。具体实施例方式以下公开提供了多种不同实施例或实例，用于实现本专利技术的不同特征。以下将描述组件和布置的具体实例以简化本专利技术。当然，这些仅是实例并且不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括其他部件可以形成在第一部件和第二部件之间使得第一部件和第二部件不直接接触的实施例。另外，本专利技术可以本文档来自技高网...

【技术保护点】
一种方法，所述方法包括：提供主掩模布局和齐整掩模布局以形成鳍式场效应晶体管(FinFET)器件的鳍状件，其中所述主掩模布局包括第一掩蔽部件，所述齐整掩模布局包括限定了至少二个鳍状件的第二掩蔽部件，所述第一掩蔽部件和所述第二掩蔽部件具有空间关系；以及基于所述第一掩蔽部件和所述第二掩蔽部件的所述空间关系更改所述主掩模布局，其中更改所述主掩模布局包括更改所述第一掩蔽部件使得用所更改的主掩模布局和所述齐整掩模布局形成单鳍FinFET器件。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：谢铭峰，林以唐，何嘉政，张智胜，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：