包括衬底的多芯片器件制造技术

本发明专利技术提供了一种包括衬底的多芯片器件，该器件包括包括电绝缘芯的衬底、布置在衬底的第一主表面上的第一导电材料，以及布置在衬底的与第一主表面相对的第二主表面上的第二导电材料。该器件进一步包括从第一主表面延伸至第二主表面并且电耦合第一导电材料与第二导电材料的导电连接、布置在第一主表面上并且电耦合至第一导电材料的第一半导体芯片，以及布置在第二主表面上并且电耦合至第二导电材料的第二半导体芯片。

【技术实现步骤摘要】

本公开涉及包括衬底的多芯片器件及制造该多芯片器件方法。
技术介绍
电子器件可包括多芯片半导体芯片和装配该半导体芯片的衬底。多芯片器件及其制造方法必须不断地改进。改进多芯片器件的性能和质量，这可能是所期望的。特别地，期望增加多芯片器件的集成密度和改进热量管理。
技术实现思路
本专利技术公开了一种器件，包括：包括电绝缘芯的衬底；布置在所述衬底的第一主表面上的第一导电材料；布置在所述衬底的与所述第一主表面相对的第二主表面上的第二导电材料；电耦合所述第一导电材料与所述第二导电材料的导电连接；布置在所述第一主表面上并且电耦合至所述第一导电材料的第一半导体芯片；以及布置在所述第二主表面上并且电耦合至所述第二导电材料的第二半导体芯片。本专利技术还公开了一种器件，包括：包括电绝缘芯的衬底，布置在所述衬底的第一主表面上的第一导电材料，和布置在所述衬底的第二主表面上的第二导电材料；布置在所述第一主表面上的第一半导体芯片；以及布置在所述第二主表面上的第二半导体芯片。本专利技术还公开了一种器件，包括：直接铜键合(DCB)衬底；布置在所述DCB衬底的第一主表面上的第一半导体芯片；布置在所述DCB衬底的第二主表面上的第二半导体芯片；以及至少部分地封装所述DCB衬底的封装材料。附图说明附图包含在本说明书中以提供对本专利技术方面的进一步理解，且并入本说明书并构成说明书的一部分。附图举例说明了本专利技术的方面，并且与具体实施方式一起用来解释这些方面的原理。通过参考下面的具体实施方式能更好地理解本专利技术，将容易领会其他的方面和这些方面的预期优点。附图中的元件不一定是按彼此的比例绘制。相似的附图标记可指相应的类似的部分。图1示意性地示出了一种依照本公开的器件的剖视图；图2示意性地示出了一种依照本公开的另一种器件的剖视图；图3示意性地示出了一种依照本公开的另一种器件的剖视图；图4A至图4D示意性地示出了一种依照本公开的另一种器件的制造方法的剖视图；图5A至图5G示意性地示出了一种依照本公开的另一种器件的制造方法的剖视图；图6示意性地示出了一种依照本公开的另一种器件的剖视图；。图7示意性地示出了一种依照本公开的另一种器件的剖视图；图8示意性地示出了一种依照本公开的另一种器件的剖视图；图9示出了半桥电路的示意图具体实施方式在下文中，将说明预制模、麦克风组件以及制造预制模的方法的进一步的示例性实施例。应当注意的是，在上下文中描述的预制模、麦克风组件或者制造预制模的方法的实施例也可与其他类别的实施例结合。在下面具体实施方式中，参考了附图，附图举例说明了本公开可以实施的特定的方面。对此，方向性术语比如“顶(top)”、“底(bottom)”、“前(front)”、“后(back)”等，可参考所述附图的方向一起使用。由于所述器件的部件可放置在多个不同方向上，因此方向性术语仅是用于举例说明的目的，而绝不是限制性的。不脱离本公开的范围，可利用其他的方面和作出结构或者逻辑上的变化。因此下面的具体实施方式不应被视作限制意义，而且本公开的范围由所附权利要求限定。如本说明书中所用，术语“耦接(coupled)”和/或者“电耦接(electrically coupled)”不是为了表示元件必须要直接耦接在一起。可在“耦接的”或者“电耦接的”元件之间提供中间元件。本文中描述了器件及其制造方法。与所述器件有关的描述也可对相应的方法适用，反之亦然。例如，当描述一种器件的特定部件时，制造该器件的相应方法可包括以适当的方式提供该部件的行为，即使未明确地描述或者在附图中举例说明该行为。如果技术上可能，所描述的方法的行为的相继顺序可以交换。方法中的至少两个行为可至少部分地同时执行。总之，本文中描述的各种示例性方面的特征可彼此结合，除非另有明确说明。依照本公开的器件可包括一个或者多个半导体芯片。该半导体芯片可是不同类型的和可由不同技术制造。例如，该半导体芯片包括集成电路、光电或机电电路或者无源器件。集成电路可设计为逻辑集成电路、模拟集成电路、混合信号集成电路、功率集成电路、存储器电路、集成无源器件、微机电系统等。半导体芯片可由任何适当的半导体材料制造，例如硅Si、碳化硅SiC、硅锗SiGe、砷化镓GaAs、氮化镓GaN等中的至少一种。另外，半导体芯片可包括不是半导体的无机材料和/或者有机材料，例如绝缘体、塑料、金属等中的至少一种。半导体芯片可以是封装的或不封装的。特别地，该半导体芯片中的一个或者多个可包括功率半导体。该功率半导体可具有垂直结构，也即半导体芯片可制造为以使电流可在垂直于该半导体芯片的主面的方向上流通。具有垂直结构的半导体芯片可在它的两个主面上(即在它的顶面和底面上)具有电极。特别地，功率半导体芯片可具有垂直结构并且在两个主面上可具有负载电极。例如垂直的功率半导体芯片可配置为功率MOSFET(金属氧化物半导体场效应晶体管)、IGBT(绝缘栅双极型晶体管)、JFET(结型栅极场效应晶体管)、超结器件、功率双极型晶体管等。功率MOSFET的源电极和栅电极可位于一个面上，而功率MOSFET的漏电极可布置在另一面上。此外，本文所描述的器件可包括控制功率半导体芯片的集成电路的集成电路。半导体芯片可包括接触垫(或者接触端)，其允许与包括在半导体芯片中的集成电路形成电接触。在功率半导体芯片中，接触垫可对应栅电极、源电极或者漏电极。接触垫可包括一个或多个可应用于半导体材料中的金属层或者金属合金层。金属层可以以任何期望的几何形状和任何期望的材料成分制造。依照本公开的器件可包括衬底。该衬底可配置为提供布置在该衬底上的电子部件和/或半导体芯片之间的相互电连接，以形成电子电路。对此，衬底可充当类似于印刷电路板(PCB)。衬底材料可选择为支持布置在该衬底上的电子部件的冷却。衬底可配置为承载高电流并提供高电压(例如高达几千伏)隔离。衬底可进一步配置为在高达150℃，特别是高达200℃或者甚至更高温度下运行。由于衬底可特别地用于功率电子中，所以也可以称为“功率电子衬底”。衬底可包括电绝缘芯，该电绝缘芯可包括陶瓷材料和塑料材料中的至少一种。例如，电绝缘芯可包括氧化铝、氮化铝、氧化铍等中的至少一种。衬底可包括一个或多个主表面，其中每个主表面可形成为在其上可布置一个或者多个半导体芯片。特别地，该衬底可包括第一本文档来自技高网...

【技术保护点】
一种器件，包括：包括电绝缘芯的衬底；布置在所述衬底的第一主表面上的第一导电材料；布置在所述衬底的与所述第一主表面相对的第二主表面上的第二导电材料；电耦合所述第一导电材料与所述第二导电材料的导电连接；布置在所述第一主表面上并且电耦合至所述第一导电材料的第一半导体芯片；以及布置在所述第二主表面上并且电耦合至所述第二导电材料的第二半导体芯片。

【技术特征摘要】
2013.08.05 US 13/959,7121.一种器件，包括：
包括电绝缘芯的衬底；
布置在所述衬底的第一主表面上的第一导电材料；
布置在所述衬底的与所述第一主表面相对的第二主表面上的第
二导电材料；
电耦合所述第一导电材料与所述第二导电材料的导电连接；
布置在所述第一主表面上并且电耦合至所述第一导电材料的第
一半导体芯片；以及
布置在所述第二主表面上并且电耦合至所述第二导电材料的第
二半导体芯片。
2.如权利要求1所述的器件，
其中所述第一半导体芯片和所述第二半导体芯片中的至少一个
包括功率半导体。
3.如权利要求1所述的器件，
其中所述电绝缘芯包括陶瓷材料和塑料材料中的至少一种。
4.如权利要求1所述的器件，
其中所述电绝缘芯包括氧化铝、氮化铝、钛酸铝、氮化硅、氧
化锆、碳化硅、氧化钛和氧化铍中的至少一种，并且
其中所述第一导电材料和所述第二导电材料中的至少一种包括
铜。
5.如权利要求1所述的器件，
其中所述衬底包括直接铜键合(DCB)衬底。
6.如权利要求1所述的器件，进一步包括：
至少部分地封装所述衬底的封装材料。
7.如权利要求6所述的器件，
其中所述第一导电材料和所述第二导电材料的至少一部分保持
从所述封装材料暴露，其中所述暴露部分被配置为支持在远离所述

\t第一半导体芯片和所述第二半导体芯片中的至少一个的方向上散
热。
8.如权利要求1所述的器件，
其中所述第一半导体芯片包括电耦接至所述第一导电材料的漏
极接触，且所述第二半导体芯片包括电耦接至所述第二导电材料的
源极接触。
9.如权利要求1所述的器件，
其中所述第一半导体芯片包括第一功率晶体管，所述第二半导
体芯片包括第二功率晶体管，并且所述器件进一步包括：
并联电连接至所述第一功率晶体管的第一二极管和并联电连接
至所述第二功率晶体管的第二二极管中的至少一个二极管。
10.如权利...

【专利技术属性】
技术研发人员：K·霍塞尼，J·马勒，I·尼基廷，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国;DE