本发明专利技术公开一种具快速反应速度的金属氧化半导体P-N接面二极管及其制作方法。该二极管包含有半导体基板、掩模层、环形边缘层、栅极氧化层、多晶硅结构、中心导接层、氮化硅层、金属扩散层、通道区域以及金属溅镀层。而该方法包含下列步骤：在半导体基板上形成掩模层；在半导体基板上形成栅极氧化层，并于其上形成多晶硅结构；以离子注入制作工艺于半导体基板中形成环形边缘层、中心导接层、通道区域；在中心导接层的部分表面上形成凸出多晶硅结构的氮化硅层；在环形边缘层和中心导接层的内部形成金属扩散层；以及形成金属溅镀层并露出掩模层的部分表面。
【技术实现步骤摘要】
本专利技术涉及一种金属氧化半导体P-N接面二极管及其制作方法；尤其是涉及以一制作方法以提供出一种较短的反向回复时间(tKK)等特性的金属氧化半导体P-N接面二极管。
技术介绍
萧基二极管(Schottky Diode)为以电子作为载流子的单极性元件，因没有少数载流子复合的因素，其特性为速度快，且于加入较低的正向偏置电压(Forward BiasVoltage ；Vf)时,便可有较大的顺向电流与较短的反向回复时间(Reverse Recovery Time ；tKK)，但若加入持续增加的反向偏压时，则会有较大的漏电流(与金属功函数及半导体掺杂浓度所造成的萧基能障(Schottky Barrier)有关)。而P_N 二极管则为一种双载流子元件，传导电流量大，但元件的正向偏置电压一般较萧基二极管高，且因空穴载流子的作用使P-N 二极管反应速度较慢，反向回复时间较长。为综合萧基二极管与P-N二极管的优点，一种栅式二极管的架构便被发展出来。该元件具有与萧基二极管相匹敌或更低的正向偏置电压，反向偏压漏电流的性能则接近P-N 二极管，较萧基二极管为低。此外，该元件在高温的反向回复时间与萧基二极管相近，或略大。其元件的界面可耐受温度则较萧基二极管更高，在元件的可靠度上为较萧基二极管优良。关于栅式二极管，其代表性前案可参阅美国专利第6624030号(Methodof fabricating power rectifier device having a laterally graded P-N junctionfor a channel region)中所揭露的元件结构与技术；并请参阅如图la至图11所示的主要制作工艺步骤。首先，如图1a所示,提供基板20 (N+型)与已长好的外延层(Epitaxial Layer,N-型)22，并于其上成长一氧化层(Field Oxide) 50o而接着在图1b中，利用光致抗蚀剂层(Photoresist) 52进行光刻制作工艺(lithography)及蚀刻制作工艺(etching),以移除部分的氧化层50，并进行离子注入层的第一次硼离子(B+)注入(Boron Implantation)。接着在图1c中，于移除光致抗蚀剂层52后，对离子注入层的硼离子进行热驱入(BoronThermal Drive-1n)以形成环形边缘的P-型层28与中心导接的P-型层30，然后进行离子注入层二氟化硼的第二次离子(BF2，二氟化硼)注入。而在图1d和图1e中，利用光致抗蚀剂层54进行第二次光刻制作工艺及蚀刻制作工艺，以移除所露出的部分氧化层50。其次在图1f中，在移除光致抗蚀剂层54后，再接着依序成长出栅极氧化层(GateOxide) 56、多晶娃层(Polysilicon Layer) 58 与绝缘的氮化娃层(Silicon Nitride) 60,并进行砷离子(As+)注入。接着在图1g中，先在其整体外表形成出化学气相沉积的氧化层(CVD 0xide)62，并于其上形成出如图所示的具有栅极图案的光致抗蚀剂层64。接着在图1h中，利用湿式蚀刻的方式对化学气相沉积的氧化层62进行蚀刻，而形成出所示的结果。而接着在图1i中，利用干式蚀刻的方式进行蚀刻，以移除所露出的部分氮化硅层60，并再接着进行离子注入层的第三次硼离子(B+)注入，以形成通道区域(channel region)的P型层66。其次在图1j中，于移除光致抗蚀剂层64后，再进行离子注入层的第四次硼离子(B+)注入，以形成侧面包覆(lateral graded pockets)的P型层36。接着在图1k中，利用湿式蚀刻的方式进行蚀刻，以移除所余的氧化层62，并再利用干式蚀刻的方式进行蚀刻，以移除所露出的部分多晶硅层58。最后，在图11中，利用湿式蚀刻的方式进行蚀刻，以移除所余的氮化硅层60，并再进行砷离子(As+)注入，以形成源极/漏极的N型掺杂区域(N-dopedsource/drain regions) 24,从而完成元件的制作工艺部分；而后续则依序进行金属镀制、光刻与蚀刻等相关制作工艺，以完成晶片的前端制作工艺。以上述制作工艺所完成的栅式二极管相较于萧基二极管有较低的反向偏压漏电流、相接近的正向偏置电压以及有较高的界面耐受温度，并且测试结果具有较佳的可靠度，但其反向回复时间于室温之下则较萧基二极管来得高，从而使得其元件性能下降。
技术实现思路
为解决上述问题，本专利技术提供一种具快速反应速度的金属氧化半导体P-N接面二极管及其制作方法，该方法包含下列步骤:提供一半导体基板；进行第一次离子注入制作工艺并进行热驱入，以于该半导体基板中形成一环形边缘层；于该半导体基板上形成一掩模层；于该半导体基板和该环形边缘层的表面上形成一栅极氧化层，并于该栅极氧化层和该掩模层的表面上形成一多晶娃结构，且于该多晶娃结构的表面上形成一多晶娃氧化层；对该多晶硅氧化层、该多晶硅结构和该栅极氧化层进行蚀刻并进行第二次离子注入制作工艺，以形成一中心导接层；进行第三次离子注入制作工艺，以于该中心导接层的侧面形成一通道区域；于该中心导接层的部分表面上形成一氮化硅层；于该掩模层、该多晶硅氧化层、该环形边缘层、该中心导接层和该氮化硅层所露出的表面上形成一金属蒸镀层；对该金属蒸镀层进行扩散处理，以将该金属蒸镀层的材料扩散至该环形边缘层和该中心导接层的内部而形成一金属扩散层后，移除该金属蒸镀层；移除该多晶硅氧化层，并于该掩模层、该多晶硅结构、该环形边缘层、该中心导接层和该氮化硅层所露出的表面上形成一金属溅镀层；以及对该金属溅镀层进行蚀刻，以将该掩模层的部分表面加以露出。承上所述，本专利技术为一种金属氧化半导体P-N接面二极管，春包含有:一半导体基板；一掩模层，形成于该半导体基板上，该掩模层的部分表面呈现露出；一环形边缘层，以离子注入制作工艺与热驱入而形成于该半导体基板中，并于一侧衔接于该掩模层；一栅极氧化层，形成于该半导体基板的部分表面上；一多晶硅结构，对应该栅极氧化层而形成于该栅极氧化层上；一中心导接层，以离子注入制作工艺而形成于该半导体基板中，该中心导接层的一部分衔接于该环形边缘层的另一侧，且该中心导接层和该栅极氧化层呈现相间隔；一氮化娃层，形成于该中心导接层的部分表面上并位于该多晶娃结构的两侧，该氮化娃层并凸出于该多晶硅结构；一金属扩散层，以扩散方式形成于该环形边缘层和该中心导接层的内部；一通道区域，以离子注入制作工艺而形成于该中心导接层的侧面并位于该栅极氧化层之下；以及一金属溅镀层，形成于该掩模层、该多晶硅结构、该环形边缘层、该中心导接层和该氮化硅层上。本专利技术另一方面提供一种具快速反应速度的金属氧化半导体P-N接面二极管及其制作方法，该方法包含下列步骤:提供一半导体基板；进行第一次离子注入制作工艺并进行热驱入，以于该半导体基板中形成一环形边缘层；于该半导体基板上形成一掩模层；于该半导体基板和该环形边缘层的表面上形成一栅极氧化层，并于该栅极氧化层和该掩模层的表面上形成一多晶娃结构，且于该多晶娃结构的表面上形成一多晶娃氧化层；对该多晶硅氧化层、该多晶硅结构和该栅极氧化层进行蚀刻并进行第二次离子注入制作工艺，以形成一中心导接层；进行第三次离子注入制作工艺，以于该环形边缘层和该本文档来自技高网...
【技术保护点】
一种具快速反应速度的金属氧化半导体P?N接面二极管的制作方法，该方法包含下列步骤：提供一半导体基板；进行第一次离子注入制作工艺并进行热驱入，以于该半导体基板中形成一环形边缘层；在该半导体基板上形成一掩模层；在该半导体基板和该环形边缘层的表面上形成一栅极氧化层，并于该栅极氧化层和该掩模层的表面上形成一多晶硅结构，且于该多晶硅结构的表面上形成一多晶硅氧化层；对该多晶硅氧化层、该多晶硅结构和该栅极氧化层进行蚀刻并进行第二次离子注入制作工艺，以形成一中心导接层；进行第三次离子注入制作工艺，以在该中心导接层的侧面形成一通道区域；在该中心导接层的部分表面上形成一氮化硅层；在该掩模层、该多晶硅氧化层、该环形边缘层、该中心导接层和该氮化硅层所露出的表面上形成一金属蒸镀层；对该金属蒸镀层进行扩散处理，以将该金属蒸镀层的材料扩散至该环形边缘层和该中心导接层的内部而形成一金属扩散层后，移除该金属蒸镀层；移除该多晶硅氧化层，并在该掩模层、该多晶硅结构、该环形边缘层、该中心导接层和该氮化硅层所露出的表面上形成一金属溅镀层；以及对该金属溅镀层进行蚀刻，以将该掩模层的部分表面加以露出。
【技术特征摘要】
【专利技术属性】
技术研发人员：赵国梁，郭鸿鑫，苏子川，陈美玲，
申请(专利权)人：英属维京群岛商节能元件股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。