二极管结构及其制造方法技术

本发明专利技术提出一种二极管结构及其制造方法，其在掺杂第一导电杂质的半导体基板上形成掺杂第一导电杂质的半导体层，并在半导体层上定义出主动区及终止区，主动区之中定义多个第一沟槽，终止区之中定义终止区沟槽。于沟槽内及平台的表面上形成第一绝缘层，再将电极层填充于沟槽中，之后于终止区上覆盖第二绝缘层，并移除部份位于平台上的第一绝缘层，再形成萧特基金属层(Schottky?barrier?layer)。最后，将第一接触垫覆盖在萧特基金属层及选择性地在部份第二绝缘层上，以及形成第二接触垫于半导体基板的背面。

【技术实现步骤摘要】

本专利技术涉及一种半导体元件结构及其制造方法，特别涉及一种用于整流的萧特基。
技术介绍
萧特基二极管(Schottky diode)是一种重要的功率元件，其导通电压降较低，并且为允许高速切换的二极管，现在已广泛地使用在电源供应器的开关、马达控制、通讯元件的切换、工厂自动化设备、电子自动化以及其它高速电源交换式应用，用于输出整流二极管。萧特基二极管是利用金属-半导体接面作为萧特基能障(Schottky barrier),以产生整流的效果，和一般二极管中由半导体-半导体接面产生的P-N接面不同。因此通过萧特基能障的特性可以使得萧特基二极管的导通电压降较低，而且可以提高切换的速度，另外萧特基二极管具有能承载较大的顺向电流，以及阻挡逆向偏压，因此萧特基二极管是为一种低功耗、大电流及超高速的半导体器件。然而,萧特基二极管有反向崩溃电压(reverse breakdown voltage)较低以及反向漏电流偏大的缺点，当反向偏压大于萧特基二极管的反向崩溃电压时，萧特基二极管将进入崩溃状态而产生大量电流，因而产生过热而烧毁。另外，萧特基二极管的工艺复杂度较高，制作成本也较高，更是萧特基二极管不利之处。
技术实现思路
本专利技术目的在于解决萧特基二极管的反向崩溃电压较低及反向漏电流偏大的缺点，进而可选用低能障萧特基金属使得导通电压更低，且可缩小晶粒尺寸，以降低其制作成本。本专利技术提出一种二极管结构制造方法，其包括以下步骤:提供掺杂第一导电型杂质的半导体基板，其上具有掺杂第一导电型杂质的半导体层，再形成屏蔽层(mask layer)于半导体层上。图案化屏蔽层及半导体层，以使半导体层定义出主动区(active area)及终止区(termination area),终止区位于主动区的外围，于主动区之中定义出第一沟槽及第一平台，于终止区之中定义出终止区沟槽及第二平台，之后再移除屏蔽层。接下来，于第一沟槽的侧壁及底部、终止区沟槽的侧壁及底部、第一平台的表面上、及第二平台的表面上形成第一绝缘层，再沉积电极层以填充第一沟槽及终止区沟槽，接下来于部分已填充电极层的终止区沟槽上及第二平台的第一绝缘层上形成图案化的第二绝缘层，再移除第一平台上的第一绝缘层。之后，在主动区上、已填充电极层的终止区沟槽上及选择性地在部份第二绝缘层上形成萧特基金属层(Schottky barrier layer),接下来形成第一接触垫覆盖在萧特基金属层上及选择性地在部分第二绝缘层上，以及形成第二接触垫于半导体基板的背面。本专利技术另提出一种二极管结构，其包括:掺杂第一导电型杂质的半导体基板，第二接触垫位于半导体基板的背面，掺杂第一导电型杂质的半导体层位于半导体基板上。半导体层具有主动区(active area)及终止区(termination area),第一沟槽及第一平台位于主动区之中，终止区沟槽及第二平台位于终止区之中，终止区位于主动区的外围。第一绝缘层形成于第一沟槽的侧壁及底部、终止区沟槽的侧壁及底部、及第二平台的表面上，电极层填充于第一沟槽及终止区沟槽内，第二绝缘层位于部分已填充电极层的终止区沟槽上及第二平台的第一绝缘层上。萧特基金属层(Schottky barrier layer)位于主动区上、已填充电极层的终止区沟槽上及选择性地在部份第二绝缘层上，以及第一接触垫覆盖在萧特基金属层上及选择性地在部分第二绝缘层上。综上所述，本专利技术可增加萧特基二极管的反向崩溃电压，故可以大幅降低崩溃电压提早发生的情况，以及使得反向漏电流减少，将明显优于传统上的萧特基二极管，进而可选用低能障萧特基金属使得导通电压更低，且可缩小晶粒尺寸，使其降低制作成本，将具有经济上的竞争优势。为使能更进一步了解本专利技术的特征及
技术实现思路
，请参阅以下有关本专利技术的详细说明与附图，然而附图仅提供参考与说明，并非用来对本专利技术加以限制。附图说明图1为本专利技术二极管结构制造方法的半导体基板上具有半导体层的横截面示意图。图2为本专利技术二极管结构制造方法的半导体层上形成屏蔽层的横截面示意图。图3为本专利技术二极管结构制造方法的图案化屏蔽层及半导体层的横截面示意图。图4为本专利技术二极管结构制造方法的形成第一绝缘层的横截面示意图。图5为本专利技术二极管结构制造方法的沉积电极层以填充第一沟槽及终止区沟槽的横截面示意图。图6为本专利技术二极管结构制造方法的形成氮化硅层的横截面示意图。图7为本专利技术二极管结构制造方法的沉积第二绝缘层的横截面示意图。图8为本专利技术二极管结构制造方法的形成图案化的第二绝缘层的横截面示意图。图9A为本专利技术二极管结构制造方法的形成第一种萧特基金属层的横截面示意图。图9B为本专利技术二极管结构制造方法的形成第二种萧特基金属层的横截面示意图。图9C为本专利技术二极管结构制造方法的形成第三种萧特基金属层的横截面示意图。图1OA为本专利技术二极管结构制造方法的形成第一种第一接触垫及第二接触垫的横截面示意图。图1OB为本专利技术二极管结构制造方法的形成第二种第一接触垫及第二接触垫的横截面示意图。图1OC为本专利技术二极管结构制造方法的形成第三种第一接触垫及第二接触垫的横截面示意图。其中，附图标记说明如下:10半导体基板20半导体层30屏蔽层42第一沟槽44第一平台52终止区沟槽54第二平台62第一绝缘层64氮化硅层66第二绝缘层72电极层82肃特基金属层92第一接触垫94第二接触垫具体实施例方式本专利技术提供一种二极管的制造方法，包括以下步骤:首先，请参考图1所示，提供一掺杂第一导电型杂质的半导体基板10，其上具有一掺杂该第一导电型杂质的半导体层20,半导体层20可为一外延层(epitaxial layer)。其中，半导体基板10及半导体层20所掺杂的第一导电型杂质可为η型导电型杂质，并且半导体基板10掺杂的第一导电型杂质浓度大于半导体层20掺杂的第一导电型杂质浓度，因此半导体基板10具有较低电阻的特性。请参考图2所示，在半导体层20上形成所需厚度的屏蔽层30 (mask layer)，屏蔽层30的材质可为二氧化硅。之后，请参考图3所示，使用黄光微影技术来定义屏蔽层30，再通过蚀刻技术图案化半导体层20，以使半导体层20定义出一主动区(active area)及一终止区(termination area),终止区位于主动区的外围。主动区之中定义出多个第一沟槽42及一第一平台44，终止区之中定义出终止区沟槽52及一第二平台54，其中第一沟槽42的深度与终止区沟槽52的深度相同，之后当第一沟槽42及终止区沟槽52完成定义后，再将屏蔽层30予以移除。请参考图4所示，于每一第一沟槽42的侧壁及底部、该终止区沟槽52的侧壁及底部、该第一平台44的表面上、及该第二平台54的表面上形成一第一绝缘层62，其中第一绝缘层62可为氧化层,其可通过热氧化工艺(Thermal oxidation of silicon)所形成,且其厚度可约为200至5000埃(人)。再来，请参考图5所示，沉积一电极层72用以填充第一沟槽42及终止区沟槽52，并且将沉积电极层72过程中，沉积于第一平台44的表面上及第二平台54的表面上不必要的电极层72予以移除，以使电极层72只填充于第一沟槽42及终止区沟槽52内，其中，所沉积的电极层72可为一多晶娃层(polysilicon layer)本文档来自技高网...

【技术保护点】
一种二极管结构制造方法，其特征在于，包括以下步骤：提供一掺杂第一导电型杂质的半导体基板，其上具有一掺杂该第一导电型杂质的半导体层；于该半导体层上形成一屏蔽层；图案化该屏蔽层及该半导体层，以使该半导体层定义出一主动区及一终止区，该终止区位于该主动区的外围，于该主动区之中定义出多个第一沟槽及一第一平台，于该终止区之中定义出至少一终止区沟槽及一第二平台，之后移除该屏蔽层；于每一第一沟槽的侧壁及底部、该终止区沟槽的侧壁及底部、该第一平台的表面上、及该第二平台的表面上形成一第一绝缘层；沉积一电极层以填充所述多个第一沟槽及该终止区沟槽；于部分已填充该电极层的该终止区沟槽上及该第二平台的该第一绝缘层上形成一图案化的该第二绝缘层；移除该主动区上的该第一绝缘层；在该主动区上、已填充该电极层的该终止区沟槽上及选择性地在部份该第二绝缘层上形成一萧特基金属层；形成一第一接触垫覆盖在该萧特基金属层上及选择性地在部分该第二绝缘层上；以及于该半导体基板的背面形成一第二接触垫。

【技术特征摘要】

【专利技术属性】
技术研发人员：维塔利·寇斯特，庄如旭，安德卓依·帕维尔，
申请(专利权)人：敦南科技股份有限公司，德姆斯电子元件公司，
类型：发明
国别省市：