闪存存储器的存储单元电路结构制造技术

本发明专利技术公开了一种闪存存储器的存储单元电路结构；包括：相邻的两个存储单元A和B；相邻的两个存储单元A和B的位线BL1和BL2；两个存储单元A和B共有的源极信号线SL；位线BL1、BL2和源极信号线SL在版图上处于同一金属层；两个存储单元A和B共有的SONOS线和字线WLS和WL。本发明专利技术突破了存储单元宽度不能小于(2w+2s)的瓶颈，可以获得更多的面积优化空间。

【技术实现步骤摘要】

本专利技术涉及到半导体存储芯片领域。
技术介绍
附图说明图1 (a)为现有技术的版图示意图。A，B为相邻两个存储单元，BLl和SLl分别为A的位线和源极信号线；BL2和SL2分别为B的位线和源极信号线，BLl，SLl，BL2和SL2在版图上处于同一金属层。WLS和WL分别为A，B共有的SONOS线和字线。受金属线最小间距设计规则(记为s)以及金属线最小线宽设计规则(记为w)的限制，A(或者B)的宽度将不能小于(2w+2s)。图1(b)为现有技术的电路示意图。存储单元A由两个N型晶体管组成:M1和M2。Ml的漏极、栅极和源极分别接至BL1，WLS和M2的漏极；M2的漏极、栅极和源极分别接至Ml的源极、WL和SLl ;存储单元B由两个N型晶体管组成:M3和M4。M3的漏极、栅极和源极分另Ij接至BL2，WLS和M4的漏极；M4的漏极、栅极和源极分别接至M3的源极、WL和SL2。假设允许存储器按位读取、不允许按位擦除、允许按位写入，并且假设存储单元A为位线选中，B为位线不选中，那么将得到下表所示的存储单元A，B的操作方法。其中VNGD表示地电压，VPWR表示电源电压，VUM表示位线读电压，VNEG表示负高压，VPOS表示正高压，Floating表示浮空，VBL表示写禁止电压，Vtn为NMOS阈值电压。

【技术保护点】
一种闪存存储器的存储单元电路结构；其特征在于，包括：相邻的两个存储单元A和B；相邻的两个存储单元A和B的位线BL1和BL2；两个存储单元A和B共有的源极信号线SL；位线BL1、BL2和源极信号线SL在版图上处于同一金属层；两个存储单元A和B共有的SONOS线和字线WLS和WL。

【技术特征摘要】
1.一种闪存存储器的存储单元电路结构；其特征在于，包括: 相邻的两个存储单元A和B; 相邻的两个存储单元A和B的位线BLl和BL2 ； 两个存储单元A和B共有的源极信号线SL ； 位线BL1、BL2和源极信号线SL在版图上处于同一金属层； 两个存储单元A和B共有的SONOS线和字线WLS和WL。2.如权利要求1所述的闪存存储器的存储单元电路结构；其特征在于，...

【专利技术属性】
技术研发人员：金建明，童红亮，张可刚，王楠，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：