半导体器件制造技术

本发明专利技术公开了一种半导体器件，所述半导体器件包括：高压发生器，所述高压发生器用于通过升高电源电压来产生高压；传送电路，所述传送电路用于响应于传送信号而将高压传送到内部电路；以及第一放电电路，所述第一放电电路用于在电源电压下降时对高压发生器的输出节点的高压或传送单元的输入节点或输出节点的高压放电。

【技术实现步骤摘要】
半导体器件相关申请的交叉引用本申请要求2011年10月31日提交的申请号为10-2011-0112117的韩国专利申请的优先权，其全部内容通过引用合并于此。
本专利技术的示例性实施例总体而言涉及一种半导体器件，更具体而言，涉及一种使用高压的半导体器件。
技术介绍
为了减小半导体器件中的功耗，供应到半导体器件的外部电压有所降低。然而，有时也需要比外部电压更高的内部电压以操作半导体器件。例如，在诸如NAND快闪存储器件的半导体存储器件中，供应大约2V的外部电压，但是为了执行编程操作或擦除操作，15V至20V的高压也是必要的。因此，在半导体器件中要使用用于从外部电压产生高压的高压发生器（例如，电荷泵电路）。
技术实现思路
本专利技术的示例性实施例涉及一种包括高压发生器的半导体器件。根据本专利技术一个实施例的半导体器件包括：高压发生器，所述高压发生器用于通过升高电源电压来产生高压；内部电路，所述内部电路借助于高压来操作；以及放电电路，所述放电电路用于在电源电压下降时对高压发生器的输出节点的高压放电。所述放电电路包括：第一二极管，所述第一二极管被配置成具有供应到其的使能信号；晶体管，所述晶体管被配置成具有与高压发生器的输出节点耦接的漏极和与第一二极管的输出端子耦接的栅极；以及第二二极管，所述第二二极管耦接在第一晶体管的源极与供应电源电压的电源电压端子之间。附图说明图1是根据本专利技术一个实施例的半导体器件的框图；图2A和图2B是说明图1所示的半导体器件的操作的波形图；图3是根据本专利技术一个实施例的半导体器件的框图；图4是图3所示的放电电路的电路图；以及图5A和图5B是说明根据本专利技术一个实施例的半导体器件的操作的波形图。具体实施方式在下文中，将参照附图详细地描述本公开的一些示例性实施例。提供附图是为了允许本领域技术人员理解本专利技术实施例的范围。图1是根据本专利技术一个实施例的半导体器件的框图。参见图1，半导体器件可以包括高压发生器110、一个或更多个传送电路（为了简便起见，仅示出两个传送电路120A和120B）、放电电路140以及内部电路130。高压发生器110响应于使能信号EN而利用电源电压EXT_VDD来产生比电源电压EXT_VDD更高的高压。高压发生器110可以是已知的电荷泵电路。传送电路120A和120B起到将产生的高压传送到内部电路130的作用。传送电路120A和120B在保持高压的同时传送高压。例如，第一节点NODE1、第二节点NODE2以及第三节点NODE3可以与其他的外围电路（未示出）耦接，传送电路120A和120B还将高压传送到需要高压的电路。内部电路130在其操作时使用高压，并且可以包括半导体存储器件（诸如NAND快闪存储器件）的单元阵列。在需要高压的操作完成时，放电电路140起到对来自第一节点NODE1、第二节点NODE2以及第三节点NODE3的高压放电的作用。放电电路140响应于放电信号DISCH而将第一节点NODE1、第二节点NODE2以及第三节点NODE3处的高压放电到接地端子。放电电路140例如包括第一晶体管N101、第二晶体管N103以及第三晶体管N105，上述晶体管中的每个耦接在相应的节点NODE1、NODE2或NODE3与接地端子之间。另外，第一节点NODE1、第二节点NODE2以及第三节点NODE3可以响应于放电信号DISCH而操作。图2A和图2B是说明图1所示的半导体器件的操作的波形图。参见图2A，当在第一时间点t1施加电源电压EXT_VDD并且在第二时间点t2激活使能信号EN时，高压发生器110产生比电源电压EXT_VDD更高的高压，并且传送电路120A和120B将高压传送到与内部电路130或外围电路耦接的第二节点NODE2和第三节点NODE3。因而，第一节点NODE1、第二节点NODE2以及第三节点NODE3的电压升高。内部电路130或外围电路执行需要高压的各种操作（例如，编程操作、读取操作以及擦除操作）。如果内部电路130或外围电路需要高压的特定操作完成或者不再需要高压，则在第三时间点t3去激活使能信号EN并激活放电信号DISCH。当使能信号EN被去激活时，高压发生器110停止产生高压，并且第一节点NODE1、第二节点NODE2以及第三节点NODE3的高压借助于放电电路140被放电到接地端子。结果，节点NODE1、NODE2以及NODE3的高压下降。如上所述，高压被施加到内部电路130，且在正常情况下完成操作之后第一节点NODE1、第二节点NODE2以及第三节点NODE3的各高压被放电。然而，电源电压EXT_VDD的供应也可能异常地停止。参见图2B，如果在第三时间点t3或在第三时间点t3之前电源电压EXT_VDD的供应异常地停止或电源电压EXT_VDD异常地下降，则放电信号DISCH不被激活。另外，使能信号EN可能被去激活。在这种情况下，由于放电电路140不操作，所以第一节点NODE1、第二节点NODE2以及第三节点NODE3中的一个或更多个节点处的高压可能不被放电，因而第一节点NODE1、第二节点NODE2以及第三节点NODE3中的一个或更多个节点可能保持高压。因此，由高压所导致的应力可能在保持高压的第一节点NODE1、第二节点NODE2以及第三节点NODE3中的一个或更多个节点处产生，或者在不直接被供应电源电压EXT_VDD而是与保持高压的节点NODE1、NODE2以及NODE3耦接的所有外围电路上产生。因此，电路的电学特性可能恶化。在本专利技术的一个实施例中，以下将描述即使电源电压EXT_VDD如上所述异常地下降也可以将电路的电学特性恶化最小化。图3是根据本专利技术一个实施例的半导体器件的框图。参见图3，根据本专利技术一个实施例的半导体器件包括高压供应电路310、内部电路320以及第一放电电路340。半导体器件还可以包括第二放电电路330。高压供应电路310通过升高电源电压EXT_VDD来产生高压。高压供应电路310包括高压发生器311和一个或更多个传送电路（为了简便起见，仅示出两个传送电路312A和321B）。高压供应电路310还可以包括第三放电电路314和第四放电电路313。高压发生器311响应于被激活的使能信号EN而利用电源电压EXT_VDD来产生比电源电压EXT_VDD更高的高压。高压发生器311可以是已知的电荷泵电路。传送电路312A和312B起到将高压传送到内部电路320的作用。传送电路312A和312B在保持高压的同时传送高压。第一节点NODE1和第二节点NODE2可以与高压发生器311的外围电路（未示出）耦接，传送电路312A和312B将高压传送到需要高压的电路。如果电源电压EXT_VDD异常地下降或电源电压EXT_VDD的供应停止，则第三放电电路314起到对高压供应电路310的第一节点NODE1和第二节点NODE2放电的作用。第三放电电路314可以具有与第一放电电路340相同的配置，且执行与第一放电电路340相同的功能。在需要高压的操作完成之后，第四放电电路313执行对第一节点NODE1和第二节点NODE2的高压放电的操作。放电电路313起到响应于放电信号DISCH而将每个节点NODE1和NODE2的高压放电到接地端子的作用。第四放电电路313可以包括耦接在相应的节点N本文档来自技高网...

【技术保护点】
一种半导体器件，包括：高压发生器，所述高压发生器被配置成通过升高电源电压来产生高压；传送电路，所述传送电路被配置成响应于传送信号而将所述高压传送到内部电路；以及第一放电电路，所述第一放电电路被配置成在所述电源电压下降时将所述高压发生器的输出节点的高压或所述传送电路的输入节点或输出节点的高压放电。

【技术特征摘要】
2011.10.31 KR 10-2011-01121171.一种半导体器件，包括：高压发生器，所述高压发生器被配置成通过升高电源电压来产生高压；传送电路，所述传送电路被配置成将所述高压传送到内部电路；以及第一放电电路，所述第一放电电路被配置成在所述电源电压下降时将所述高压发生器的输出节点的高压或所述传送电路的输入节点或输出节点的高压放电，其中，所述第一放电电路包括：第一二极管，所述第一二极管被配置成接收使能信号；第一晶体管，所述第一晶体管包括第一漏极和第一栅极，其中，所述第一漏极与所述传送电路的输入节点或输出节点耦接，所述第一栅极与所述第一二极管的输出端子耦接；以及第二二极管，所述第二二极管耦接在所述第一晶体管的源极与供应所述电源电压的电源电压端子之间。2.如权利要求1所述的半导体器件，其中，所述第一放电电路将所述输入节点或所述输出节点的高压放电到供应所述电源电压的电源电压端子。3.如权利要求1所述的半导体器件，还包括电容器，所述电容器耦接在所述第一晶体管的栅极与接地端子之间。4.如权利要求1所述的半导体器件，其中，所述第一二极管包括第二晶体管，所述第二晶体管具有与施加所述使能信号的节点耦接的第二漏极和第二栅极，并具有与所述第一晶体管的栅极耦接的第二源极。5.如权利要求1所述的半导体器件，其中，所述第二二极管包括第三晶体管，所述第三晶体管具有与所述第一晶体管的源极耦接的第三漏极和第三栅极，并具有与所述电源电压端子耦接的第三源极。6.如权利要求1所述的半导体器件，还包括第二放电电路，所述第二放电电路被配置成响应于放电信号而将所述输入节点或所述输出节点的高压放电到接地端子。7.如权利要求6所述的半导体器件，其中，所述第二放电电路包括第四晶体管，所述第四晶体管耦接在所述传送电路的输入节点或输出节点与所述接地端子之间，并响应于所述放电信号而操作。8.一种半导体器件，包括：高压供应电路，所述高压供应电路被配置成通过升高电源电压而产生高压；内部电路，所述内部电路借助于所述高压操作；以及第一放电电路，所述第一放电电路被配置成在所述电源电压下降时对所述高压供应电路的...

【专利技术属性】
技术研发人员：柳济一，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：