双层多晶硅一次性可编程器件结构制造技术

本发明专利技术公开了一种双层多晶硅一次性可编程器件结构，包括P型硅片，P型硅片形成有N型阱；N型阱内并排形成有第一P型重掺杂区、第二P型重掺杂区，第一P型重掺杂区与第二P型重掺杂区之间的N型阱上并排形成有存贮管栅氧、选通管栅氧，存贮管栅氧与选通管栅氧之间通过栅间介质层隔离；存贮管栅氧之上形成有存储管栅极多晶硅，选通管栅氧之上形成有选通管栅极多晶硅；部分存储管栅极多晶硅的上方覆盖有选通管栅极多晶硅；选通管栅极多晶硅与存储管栅极多晶硅之间通过栅间介质层隔离。本发明专利技术具有较小的元胞尺寸，且在使用过程中只需提供一个精确电压，从而能够大大减小整个芯片的面积，使得这类OTP器件的应用范围拓展到低密度容量的应用场合下。

【技术实现步骤摘要】

本专利技术涉及一种一次性可编程器件结构，具体涉及一种双层多晶硅一次性可编程器件结构。
技术介绍
P型一次性可编程(0TP，0ne Time Program)器件与逻辑工艺完全兼容，不需要增加任何额外的光罩，所以被广泛使用。现有的P型OTP器件是由两个PMOS晶体管串联形成的，第一 PMOS晶体管作为选通晶体管，在N型阱中用P型扩散区形成该第一 PMOS晶体管的源极和漏极，第一 PMOS晶体管栅极作为整个器件的字线(栅极)，第一 PMOS晶体管源极作为整个器件的源极；第二 PMOS晶体管作为OTP器件的存储单元，第二 PMOS晶体管栅极浮空，在N型阱中用P型扩散区形成所述第二 PMOS晶体管的源极和漏极，第二 PMOS晶体管的漏极作为整个器件的位线(漏极)，第二 PMOS晶体管的源极与第一 PMOS晶体管的漏极共用一个P型扩散区，浮空。但是，组成P型OTP器件的漏极与存储管栅极的耦合电容较小，导致该器件的编程效率较低，即该器件在编程前后可区分的电流范围很小，如图1所示。为了解决这一问题，常用的方法是在P型OTP器件读取电流时，在N型阱(衬底)上加比源端高的电压，以增加编程前后可区分的电流范围。该衬底偏置电压需要精确电压，比如IV，如图2所示。如果衬偏电压过高，会引起读取电流过低，读取电路无法读取编程完的OTP单元的电流；如果衬偏电压过低，则编程前的OTP单元初始电流过大，也无法区分OTP单元的状态。为了得到精确的衬偏电压，需要增加较复杂的外围电路来实现，因而会消耗大量的芯片面积。虽然P型OTP器件的每个单元面积较小，但较多的外围电路将该类器件的应用限制在需要高密度容量的应用场合下。
技术实现思路
本专利技术所要解决的技术问题是提供一种双层多晶硅一次性可编程器件结构，它可以使OTP器件的应用范围拓展到低密度容量的应用场合下。为解决上述技术问题，本专利技术双层多晶硅一次性可编程器件结构的技术解决方案为:包括P型硅片，P型硅片形成有N型阱#型阱内并排形成有第一 P型重掺杂区、第二 P型重掺杂区，第一 P型重掺杂区与第二 P型重掺杂区之间的N型阱上并排形成有存贮管栅氧、选通管栅氧，存贮管栅氧与选通管栅氧之间通过栅间介质层隔离；存贮管栅氧之上形成有存储管栅极多晶硅，选通管栅氧之上形成有选通管栅极多晶硅；部分存储管栅极多晶硅的上方覆盖有选通管栅极多晶硅；选通管栅极多晶硅与存储管栅极多晶硅之间通过栅间介质层隔尚。所述栅间介质层为氧化物、氮氧化物，或者氮化物。所述栅间介质层与选通管栅氧为同一层介质。所述第一 P型重掺杂区与存贮管栅氧之间的N型阱中形成有P型轻掺杂区，第二P型重掺杂区与选通管栅氧之间的N型阱中形成有P型轻掺杂区。本专利技术可以达到的技术效果是:本专利技术的P型OTP器件由1.5个器件构成，具有较小的元胞尺寸，比现有的P型OTP器件的元胞面积减少10%以上。本专利技术能够使P型OTP器件的编程性能得到大幅提高，并且能够提高编程完之后整个器件的导通电流。本专利技术能够增加器件在编程前后可区分的电流范围，减少实现OTP功能的外围电路的面积，扩展P型OTP器件的应用范围。本专利技术在使用过程中，衬底上不需要任何额外的电压，在OTP控制/读取电路设计时只需提供一个精确电压，从而能够大大减小整个芯片的面积，使得这类OTP器件的应用范围拓展到低密度容量的应用场合下。附图说明下面结合附图和具体实施方式对本专利技术作进一步详细的说明:图1是现有技术P型OTP器件不加衬偏电压时编程前后的导通电流随栅源电压的变化曲线图；图2是现有技术P型OTP器件加IV衬偏电压时编程前后的导通电流随栅源电压的变化曲线图；图3是本专利技术的双层多晶硅一次性可编程器件结构的第一实施例示意图；图4是本专利技术的双层多晶硅一次性可编程器件结构的第二实施例示意图；图5是本专利技术的等效电路示意图；图6是PMOS晶体管热电子注入电流和栅源电压差的关系曲线；图7是本专利技术不加衬偏电压时的编程前后的导通电流随栅源电压的变化曲线图。图中附图标记说明:10为P型硅片，11为N型阱，12为场氧化区域，13为存贮管栅氧，14为存储管栅极多晶硅，15为栅间介质层，16为选通管栅氧，17为选通管栅极多晶硅，18为(氮)氧化物侧墙，19为层间介质层，20为通孔，21为金属连线，191为P型轻掺杂区，192为第一 P型重掺杂区，193为第二 P型重掺杂区，102为选通晶体管， 101为存储单元。具体实施例方式如图3所示，本专利技术双层多晶硅一次性可编程器件结构，包括P型硅片10，P型硅片10形成有N型阱11，N型阱11通过场氧化区域12实现隔离；N型阱11内并排形成有第一 P型重掺杂区192、第二 P型重掺杂区193，第一 P型重掺杂区192与第二 P型重掺杂区193之间的N型阱11上并排形成有存贮管栅氧13、选通管栅氧16，存贮管栅氧13与选通管栅氧16之间通过栅间介质层15隔离；存贮管栅氧13之上形成有存储管栅极多晶硅14，选通管栅氧16之上形成有选通管栅极多晶硅17 ;部分存储管栅极多晶硅14的上方覆盖有选通管栅极多晶硅17 ;选通管栅极多晶硅17与存储管栅极多晶硅14之间通过栅间介质层15隔离；栅间介质层15可以为氧化物、氮氧化物、氮化物等；也可以与选通管栅氧16为同一层介质，如图4所不；存贮管栅氧13及其上的存储管栅极多晶硅14左侧有(氮)氧化物侧墙18 ；选通管栅氧16及其上的选通管栅极多晶硅17右侧有(氮)氧化物侧墙18 ；存储管栅极多晶硅14的上方的栅间介质层15及其上的选通管栅极多晶硅17左侧有(氮)氧化物侧墙18 ；第一 P型重掺杂区192与存贮管栅氧13之间的N型阱11中形成有P型轻掺杂区191，第二 P型重掺杂区193与选通管栅氧16之间的N型阱11中形成有P型轻掺杂区191 ；器件与金属之间隔离有层间介质层19，选通管栅极多晶硅17及第一 P型重掺杂区192、第二 P型重掺杂区193分别通过通孔20与金属连线21相连。本专利技术的等效电路图如图5所示，第一个PMOS作为选通晶体管102，第二个PMOS作为存储单元101，选通晶体管102与存储单元101的栅极为双层多晶硅，双层多晶硅之间由介质层隔离，选通晶体管102与存储单元101的栅极与其间的介质层形成电容103，通过电容103耦合选通晶体管102的栅极电压来控制存储单元101的栅极电位；其中，P型轻掺杂区191及第一 P型重掺杂区192、第二 P型重掺杂区193形成OTP的源极和漏极，选通晶体管102的栅极即选通管栅极多晶硅17作为整个器件的字线(WL)，存储单元101的源极即第一 P型重掺杂区192作为整个器件的源极，存储单元101的漏极即第二 P型重掺杂区193作为整个器件的位线(BL);存贮管栅极多晶硅14为电容103的下极板，选通管栅极多晶硅17为电容103的上极板，存贮管栅极多晶硅14与选通管栅极多晶硅17之间的栅间介质层15为隔离层。通过改变栅间介质层15的厚度、材料，或者电容103的面积，能够调节选通晶体管102的栅极与存储单元101的浮栅之间的耦合电容大小，从而能够使存储单元101在编程时达到最佳热电子注入条件。如图6所示为PMOS晶体管热电子注入电流和栅源电压差的关系曲线，由注入电子所形成的注入电流有一定的峰值分布，其峰值本文档来自技高网...

【技术保护点】
一种双层多晶硅一次性可编程器件结构，其特征在于：包括P型硅片(10)，P型硅片(10)形成有N型阱(11)；N型阱(11)内并排形成有第一P型重掺杂区(192)、第二P型重掺杂区(193)，第一P型重掺杂区(192)与第二P型重掺杂区(193)之间的N型阱(11)上并排形成有存贮管栅氧(13)、选通管栅氧(16)，存贮管栅氧(13)与选通管栅氧(16)之间通过栅间介质层(15)隔离；所述存贮管栅氧(13)之上形成有存储管栅极多晶硅(14)，选通管栅氧(16)之上形成有选通管栅极多晶硅(17)；部分存储管栅极多晶硅(14)的上方覆盖有选通管栅极多晶硅(17)；选通管栅极多晶硅(17)与存储管栅极多晶硅(14)之间通过栅间介质层(15)隔离。

【技术特征摘要】
1.一种双层多晶硅一次性可编程器件结构，其特征在于:包括P型硅片(10)，p型硅片(10)形成有N型阱(11) ;N型阱(11)内并排形成有第一 P型重掺杂区(192)、第二 P型重掺杂区(193)，第一 P型重掺杂区(192)与第二 P型重掺杂区(193)之间的N型阱(11)上并排形成有存贮管栅氧(13)、选通管栅氧(16)，存贮管栅氧(13)与选通管栅氧(16)之间通过栅间介质层(15)隔离；所述存贮管栅氧(13)之上形成有存储管栅极多晶硅(14)，选通管栅氧(16)之上形成有选通管栅极多晶硅(17);部分存储管栅极多晶硅(14)的上方覆盖有选通管栅极多晶硅(17);选通管栅极...

【专利技术属性】
技术研发人员：刘梅，仲志华，胡晓明，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：