适于考虑重新定时的可编程器件配置方法技术

一种利用用户逻辑设计配置集成电路器件的方法包括分析用户逻辑设计以标识用户逻辑设计内的关键循环逻辑路径和次关键循环逻辑路径；对关键循环逻辑路径和次关键循环逻辑路径应用定时优化；以及对除关键循环逻辑路径和次关键循环逻辑路径以外的逻辑路径进行重新定时。

【技术实现步骤摘要】

本专利技术涉及用于包括例如现场可编程门阵列(FPGA)或者其它类型的可编程逻辑器件(PLD)的集成电路器件的设计或配置方法，并且涉及考虑对该设计或配置进行重新定时的能力的、用于设计或配置这样的器件的设计或配置方法。
技术介绍
早期的可编程器件是一次性可配置的。例如，配置可以通过“吹” 一即打开一可熔链接而被实现。可替换地，配置可以已经被存储在可编程只读存储器中。那些器件通常为用户提供将这些器件配置用于“乘积和”(或者“P-TERM”)逻辑操作的能力。后来，并入可擦除式可编程只读存储器(EPROM)以用于配置的这样的可编程逻辑器件成为可用，允许器件被重新配置。再后来，并入静态随机访问存储器(SRAM)元件以用于配置的可编程器件成为可用。这些也可以被重新配置的器件将它们的配置存储在诸如EPROM之类的非易失性存储器中，当器件被上电时配置从所述非易失性存储器中被载入到SRAM元件中。这些器件通常为用户提供将器件配置用于查找表类型的逻辑操作的能力。虽然已经有可能简单地通过在头脑中确定各个元件应当被布局在哪里来人工配置最早期的可编程逻辑器件，但是与即便是这些较早期的器件有关常见的是提供编程软件，该编程软件允许用户按需要对逻辑进行布图然后将该逻辑转换成针对可编程器件的配置。就当前更大的器件而言，在没有这样的软件的情况下尝试对逻辑进行布图是不现实的。类似的软件可以被用来设计诸如专用集成电路(ASIC)之类的固定逻辑器件。一些用户逻辑设计如果可以被优化，则这些用户逻辑设计将能够工作在更高的时钟速度下。然而，已知的配置方法不总是考虑到所有可能的优化。【
技术实现思路
】针对可编程集成电路器件的已知配置方法以及针对专用集成电路的设计方法通过检测具有最久延迟的路径并应用优化技术来减少或“压碎(crush)”那些延迟来优化电路设计。然而，这些技术可能并没有适当地考虑到通过移动设计内的寄存器来对设计进行“重新定时”的能力。具体而言，单向或“前馈”逻辑路径适合流水线。另一方面，循环逻辑路径(即循环)较不适合流水线。如果用户逻辑设计既包括前馈逻辑路径又包括循环逻辑路径，则注重于优化具有最久延迟的路径的技术可能注重于能够通过重新定时而被缩短的路径，而忽略了其它看似更短的路径，这些路径在其它路径的重新定时之后仍然是较长的路径。然而，如果设计方法可以考虑由于重新定时而变得可用的改进，则对那些虽然看上去更短但是实际上一旦应用重新定时就变得更长的电路路径应用优化。本专利技术提供了用于标识这样的逻辑路径的方法，这些逻辑路径是关键的而又不能够通过重新定时缩短，并且因而应当是优化工作的重点，具有比那些能够通过重新定时缩短的路径更高的优化优先级。因为能够通过重新定时缩短的路径是那些单向路径，所以本专利技术的实施例在具有对之后进行重新定时可用的“感知”的情况下标识出循环逻辑路径并且尤其标识出那些关键的和次关键的循环路径，以使得那些路径可以被优化，而其它路径仍然可通过重新定时来缩短。因此，根据本专利技术，提供了一种利用用户逻辑设计配置集成电路器件的方法。该方法包括分析用户逻辑设计以标识用户逻辑设计内的关键和次关键循环逻辑路径，对关键和次关键循环逻辑路径应用定时优化，并且对除关键和次关键循环逻辑路径以外的逻辑路径进行重新定时。还提供了被编码有用于执行这样的方法的指令的机器可读数据存储介质。【附图说明】在结合附图考虑以下的详细描述之后，本专利技术的更多特征、其本质和各种优点将变得明显，在附图中相似的标号从始至终指代相似的部件，并且在附图中:图1示出了可以利用本专利技术的实施例来优化的电路的示例；图2示出了对图1的电路应用已知的优化技术的示例；图3示出了可以利用本专利技术的实施例来优化的电路的另一示例；图4示出了根据本专利技术的实施例的优化图3的电路的示例；图5示出了由图4的优化所得到的有效电路；图6示出了根据本专利技术的实施例的方法的示例；图7示出了已知的可编程器件配置设计流程；图8示出了根据本专利技术的实施例的可编程器件配置设计流程；图9是被编码有用于执行根据本专利技术的方法的机器可执行指令的集合的磁数据存储介质的截面图；图10是被编码有用于执行根据本专利技术的方法的机器可执行指令的集合的光可读数据存储介质的截面图；图11是采用并入本专利技术的可编程逻辑器件的说明性系统的简化框图。【具体实施方式】在假设重新定时可用的情况下的定时分析是已知的。这样的方法尝试近似在电路中的每个点处的循环时间裕量，其中循环时间裕量(slack)是在其影响最优循环之前可以被添加到电路连接的延迟的量。这类似于传统定时分析中的时间裕量，但是假设寄存器可以被自由地移动以减小时钟周期。电路中的每处连接的循环时间裕量继而可以被用于引导优化工具以最小化对最终的重新定时有害的效果。虽然循环时间裕量的确定是一种预测最终的重新定时的效果的准确方式，但是循环时间裕量是难以计算的。准确确定针对电路中的每处连接的循环时间裕量的计算工作量与电路中节点的数目的平方成比例。由于精确计算循环时间裕量的复杂度，因此已知的方法替代性地产生循环时间裕量的近似。具体而言，循环时间裕量可以在寄存器可以被移动的情况下利用时序定时分析被精确地或近似地计算，将每个寄存器认为是能够去掉相当于目标时钟周期的延迟的。当定时分析针对电路中的特定参考点而被执行时，一些寄存器从路径中去掉一些延迟，而其它电路元件对该路径添加延迟。因此，寄存器的实际位置放置是无关紧要的，但是其对路径的影响在长度方面被考虑。然而，由单一时序定时分析确定的时间裕量只关于所使用的参考点而目是有效的。结果，如果要使用电路中的每一个点作为参考并执行多次时序定时分析，则真正的循环时间裕量可以通过多次时序定时分析来计算在每个节点处观察到的最小时间裕量而被得到。然而，这对于实际使用而言太过复杂。因此，各种已知的方法被用来近似循环时间裕量，每种方法都引入不准确度。本专利技术的实施例中的方法经由时间裕量和时间裕量比向器件配置软件提供信息，允许软件注重于对最终的重新定时做出限制的电路拓扑结构。要被优化的电路可以用与图1中所示的图类似的图结构来表示，图1示出了大得多的电路的一个部分100。单向路径101包括节点111、121、131、141、151、161、171和181，而循环路径102包括节点141、151和191。单向路径101包括六个寄存器一五个靠近节点111并且一个靠近节点181，而循环路径102包括靠近节点191的一个寄存器。如果单向路径被认为是循环的(输入被连接到输出)，则延迟与寄存器的比(DRR)-即，总延迟除以寄存器的数目一可以针对每个路径而被计算。在图1中示出了每个节点之间的延迟。单向路径101具有总延迟14和DRR14/6 = 2.33，而循环路径102具有总延迟8和DRR8/1=8。重新定时不能够实现低于任意循环的最大DRR的时钟周期。因此，根据本专利技术的实施例，为了注重于对最终的重新定时做出限制的电路拓扑结构，应当找到最关键的循环，即那些具有最大DRR的循环。关键循环可以通过找到“负循环”的技术来检测。根据这样一种技术，图1中所示的路径101，102通过以下步骤被转换成图2的路径201，202，所述步骤即将每个延迟乘以-1，并向具有寄存器的每个节点分配如下延迟，该延迟相当于寄存器的数目乘以目本文档来自技高网...

【技术保护点】
一种利用用户逻辑设计配置集成电路器件的方法，所述方法包括：分析所述用户逻辑设计以标识所述用户逻辑设计内的关键循环逻辑路径和次关键循环逻辑路径；对所述关键循环逻辑路径和所述次关键循环逻辑路径应用定时优化；以及对除所述关键循环逻辑路径和所述次关键循环逻辑路径以外的逻辑路径进行重新定时。

【技术特征摘要】
2013.01.04 US 13/733,9821.一种利用用户逻辑设计配置集成电路器件的方法，所述方法包括: 分析所述用户逻辑设计以标识所述用户逻辑设计内的关键循环逻辑路径和次关键循环逻辑路径； 对所述关键循环逻辑路径和所述次关键循环逻辑路径应用定时优化；以及 对除所述关键循环逻辑路径和所述次关键循环逻辑路径以外的逻辑路径进行重新定时。2.根据权利要求1所述方法，其中所述集成电路器件是可编程集成电路器件，所述方法还包括: 基于所述分析、所述应用和所述重新定时来生成配置比特流；以及 将所述配置比特流存储在所述可编程集成电路器件的存储器中。3.根据权利要求1所述的方法，其中所述分析被迭代地执行。4.根据权利要求3所述的方法，其中: 所述分析包括确定从包括时间裕量、循环时间裕量、时间裕量比和循环时间裕量比的组中选出的电路特征；并且 所述电路特征在迭代的所述分析期间被更新。5.根据权利要求3所述的方法，其中所述分析包括时序定时分析。6.根据权利要求5所述的方法，其中所述分析还包括标识用于所述时序定时分析的参考点。7.根据权利要求6所述的方法，其中所述标识参考点包括: 从所述关键循环逻辑路径和所述次关键循环逻辑路径中的节点中选择参考点；以及 当在迭代期间标识到所述关键循环逻辑路径和所述次关键循环逻辑路径中的新的循环逻辑路径时更新所述参考点。8.根据权利要求3所述的方法，其中所述分析包括在每次迭代期间基于前一迭代中的所述应用的结果更新所述关键循环和所述次关键循环的长度。9.根据权利要求1所述的方法，其中所述分析包括将时间裕量信息与循环时间裕量信息混合。10.根据权利要求9所述的方法，其中所述时间裕量信息和所述循环时间裕量信息包括时间裕量比和循环时间裕量比。11.根据权利要求1所述的方法，其中所述重新定时通过调节寄存器延迟来执行。12.根据权利要求1所述的方法，其中所述重新定时通过调节寄存器时钟歪斜来执行。13.一种非瞬态机器可读存储介质，所述非瞬态机器可读存储介质被编码有用于执行利用用户逻辑设计配置集成电路器件的方法的指令，所述指令包括: 用于分析所述用户逻辑设计以标识所述用户逻辑设计内的关键循环逻辑路径和次关键循环逻辑路径的...

【专利技术属性】
技术研发人员：V·玛诺哈拉拉雅，D·刘易斯，D·加洛伟，R·芬格，
申请(专利权)人：阿尔特拉公司，
类型：发明
国别省市：美国;US