半导体装置及其制造方法制造方法及图纸

技术编号:8594964 阅读:167 留言:0更新日期:2013-04-18 08:30
本发明专利技术提供能提高针对来自外部的杂质等的耐性的半导体装置及其制造方法。在GaAs衬底(1)上设置有下层布线(2)。在GaAs衬底(1)及下层布线(2)上设置有树脂膜(4)。树脂膜(4)在下层布线(2)上具有开口(5)。在下层布线(2)及树脂膜(4)上设置有SiN膜(6)。SiN膜(6)在开口(5)内具有开口(7)。在下层布线(2)及树脂膜(4)的一部分上设置有上层布线(8)。上层布线(8)具有经由开口(5)、(7)与下层布线(2)连接的Ti膜(8a)和设置在Ti膜(8a)上的Au膜(8b)。在上层布线(8)及树脂膜(4)上设置有SiN膜(9)。SiN膜(9)在树脂膜(4)上附着于SiN膜(6)。SiN膜(6)、(9)保护Ti膜(8a)的周围。

【技术实现步骤摘要】

本专利技术涉及能够提高针对来自外部的杂质等的耐性的。
技术介绍
在丽IC (单片微波IC)中使用Ti/Au布线(例如,参照专利文献I)。Ti膜为数十nm,比较薄,为了确保与下层的附着力而被设置在最下层。此外,为了减少布线间的电容而使用空气桥布线(air-bridge wiring)。这是在利用派射形成了 Ti/Au供电层之后利用Au电镀形成的。现有技术文献 专利文献 专利文献1:日本特开平1-262646号公报。SiN膜针对镀层表面的附着力低,并且,空气桥布线的覆盖率(coverage)差。因此,利用耐湿性优良的SiN膜保护空气桥布线是困难的。因此,存在如下情况由于从周围的组装构件产生的杂质(Br、Cl等)或外部气体中的H2O,布线的Ti膜发生腐蚀,成为高电阻。并且,还存在如下情况杂质到达半导体衬底的表面,半导体衬底发生腐蚀,产生工作不良。
技术实现思路
本专利技术是为了解决上述课题而提出的,其目的在于得到一种能够提高针对来自外部的杂质等的耐性的。本专利技术提供一种半导体装置,其特征在于,具备半导体衬底;下层布线,设置在所述半导体衬底上;树脂膜 ,设置在所述半导体衬底以及所述下层布本文档来自技高网...

【技术保护点】
一种半导体装置,其特征在于,具备:半导体衬底;下层布线,设置在所述半导体衬底上;树脂膜,设置在所述半导体衬底以及所述下层布线上,在所述下层布线上具有第一开口;第一SiN膜,设置在所述下层布线以及所述树脂膜上,在所述第一开口内具有第二开口;上层布线,设置在所述下层布线以及所述树脂膜的一部分上;以及第二SiN膜,设置在所述上层布线以及所述树脂膜上,在所述树脂膜上附着于所述第一SiN膜,所述上层布线具有:Ti膜,经由所述第一以及第二开口与所述下层布线连接;Au膜,设置在所述Ti膜上,所述第一以及第二SiN膜保护所述Ti膜的周围。

【技术特征摘要】
2011.10.12 JP 2011-2245211.一种半导体装置,其特征在于,具备半导体衬底;下层布线,设置在所述半导体衬底上;树脂膜,设置在所述半导体衬底以及所述下层布线上,在所述下层布线上具有第一开Π ;第一 SiN膜,设置在所述下层布线以及所述树脂膜上,在所述第一开口内具有第二开Π ;上层布线,设置在所述下层布线以及所述树脂膜的一部分上;以及第二 SiN膜,设置在所述上层布线以及所述树脂膜上,在所述树脂膜上附着于所述第一 SiN 膜,所述上层布线具有Ti膜,经由所述第一以及第二开口与所述下层布线连接;Au膜,设置在所述Ti膜上,所述第一以及第二 SiN膜保护所述Ti膜的周围。2.如权利要求1所述的半导体装置,其特征在于,所述第二 SiN膜在所述上层布线上具有第三开口,还具备经由所述第三开口与所述上层布线连接的金属焊盘。3.如权利要求2所述的半导体装置,其特征在于,所述金属焊盘具有焊盘Au膜。4.如权利要求3所述的半导体装置,其特征在于,所述金属焊盘还具有焊盘Ti膜...

【专利技术属性】
技术研发人员:日坂隆行中本隆博志贺俊彦西泽弘一郎
申请(专利权)人:三菱电机株式会社
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1