一种阵列基板、液晶显示面板及驱动方法技术

本发明专利技术公开了一种阵列基板、液晶显示面板及驱动方法，用以增大像素区域开口率，避免因为相邻行黑矩阵形状不同而造成的显示出现横纹，提高显示质量。所述阵列基板，包括交叉设置的数据线和栅线，以及由数据线和栅线围设形成的像素单元，所述像素单元包括薄膜晶体管TFT和像素电极，所述TFT包括栅电极、源电极和漏电极，所述源电极与所述数据线连接，其特征在于：相邻两行栅线位于被驱动的相邻两行像素单元之间，所述漏电极与所述像素电极的连接处对应于驱动同一列的所述相邻两像素单元的相邻两行栅线之间或栅线上。

【技术实现步骤摘要】

本专利技术涉及液晶
，尤其涉及。
技术介绍
随着高级超维场转换技术(Advanced Super Dimension Switch,ADS)液晶显不产品需求量越来越大，对功耗的要求也越来越高，这就要求像素单元开口率达到一个更高的水平来降低功耗。除了通过工艺的控制，设计的改进已成为增大开口率的重要途径。传统添加公共电极走线的ADS产品中，公共电极走线通过过孔周期性和公共电极线的ITO层连接，起到并联电阻减小电阻的作用。参考图1，其栅线101朝向各自像素单元A (该区域由一栅线101、两条纵向数据线102和一公共电极线103围成)，不能有效利用空间，同时源电极连接像素电极的过孔B在像素单元显示区域A内。同时为了防止漏光，往往通过彩膜侧的黑矩阵BM (图中未示出)来遮挡，但同时很大程度上减小了开口率，并且因为对盒精度问题，往往会造成过孔处的漏光。另外，传统添加公共电极走线的ADS产品中，栅线位置上一行的BM挡住薄膜晶体管TFT和走线，导致形状不规则，和公共电极上一行平整的BM不一致，这样在最终的成品中会形成横纹，进而相邻行的亮度差异导致在整个屏幕上显示异常。
技术实现思路
本专利技术实施例提供了，用以增大像素单元开口率，避免因为相邻行黑矩阵形状不同而造成的显示出现横纹，提高显示质量。本专利技术实施例提供的一种阵列基板，包括交叉设置的数据线和栅线，以及由数据线和栅线围设形成的像素单元，所述像素单元包括TFT和像素电极，所述TFT包括栅电极、源电极和漏电极，所述源电极与所述数据线连接，其中，相邻两行栅线位于被驱动的相邻两行像素单元之间，所述漏电极与所述像素电极的连接处对应于驱动同一列的所述相邻两像素单元的相邻两行栅线之间或栅线上。本专利技术实施例提供的一种液晶显示面板，包括对盒设置的彩膜基板和阵列基板，其中阵列基板为上述的阵列基板。本专利技术实施例提供的一种驱动上述的阵列基板的驱动方法，包括对于位于所述相邻两行像素单元之间的所述相邻两行栅线，先扫描相邻两行栅线中位于下一行的栅线，再扫描相邻两行栅线中位于上一行的栅线；或者先扫描相邻两行栅线中位于上一行的栅线，再扫描相邻两行栅线中位于下一行的栅线。本专利技术实施例提供的，通过将像素电极和TFT漏极连接位置设置在相邻像素单元的栅线之间或栅线上，并将像素单元上下相邻的两个像素单元的栅极交错相向，由于上下相邻两个像素单元TFT相向，所以BM遮挡的边缘和栅极线边缘平行，会形成和公共电极对应的宽度相同的外形平整的BM遮挡，这样所有像素单元的开口大小相同外观一致，避免了相邻行BM差异而产生的横纹。附图说明图1为现有技术中TFT阵列基板结构的俯视示意图；图2 Ca)为本专利技术实施例提供的一种TFT阵列基板结构的俯视示意图；图2 (b)为本专利技术实施例提供的另一种TFT阵列基板结构的俯视不意图；图3为本专利技术实施例提供的一种采用L型TFT的阵列基板结构的俯视示意图；图4为本专利技术实施例提供的一种采用U型TFT的阵列基板结构的俯视示意图；图5为本专利技术实施例提供的一种TFT阵列基板的各个制备步骤完成时的阵列基板的结构剖面图，该剖面对应图3中a-a’方向；图6为本专利技术实施例提供的一种TFT阵列基板的各个步骤完成时的阵列基板的结构剖面图，右侧虚线框中部分对应图3中C中心的截面；图7为本专利技术实施例提供的另一种TFT阵列基板的剖面示意图；图8为本专利技术实施例提供的一种液晶显不面板的俯视不意图。具体实施例方式本专利技术实施例提供了，用以增大像素单元开口率，避免因为相邻行黑矩阵不同而造成的显示出现横纹，提高显示质量。本专利技术实施例提供的一种阵列基板，包括交叉设置的数据线和栅线，以及由数据线和栅线围设形成的像素单元，所述像素单元包括薄膜晶体管TFT和像素电极，所述TFT包括栅电极、源电极和漏电极，所述源电极与所述数据线连接，其中，相邻两行栅线位于被驱动的相邻两行像素单元之间，所述漏电极与所述像素电极的连接处对应于驱动同一列的所述相邻两像素单元的相邻两行栅线之间或栅线上。进一步的，所述漏电极与所述像素电极通过第一过孔连接。进一步的，所述栅线包括凸起结构，驱动同一列的所述相邻两像素单元的所述相邻两行栅线的凸起结构交错相向。进一步的，所述相邻两行栅线中的上一行栅线驱动所述相邻两行像素单元中位于下一行的像素单元，所述相邻两行栅线中的下一行栅线驱动所述相邻两行像素单元中位于上一行的像素单元，或者也可以是上行栅线驱动上行像素单元，下行栅线驱动下行像素单J Li ο进一步的，所述基板还包括公共电极线，相邻两行公共电极线之间相隔所述相邻两行像素单元，所述公共电极线通过第二过孔与公共电极连接。进一步的，所述公共电极线与公共电极连接的过孔的数量至少为两个，一般情况下，公共电极由透明电极材料如ITO形成，而ITO的电阻一般较大，而公共电极线一般与栅线金属层GATE层同层制作，电阻较小。因此将公共电极线与公共电极连接可以降低公共电极的电阻，从而提高信号的响应，并且，公共电极线的数量越多越好，以与像素单元的列数相同为最佳，因为公共电极线采用金属制作，较公共电极层的材料的电阻较小，因而公共电极线的数量越多，电阻就会越小，在具体实施过程中，公共电极线的数量与像素单元的列数相同为最佳，若数量超过像素单元的列数，在工艺上就需要额外的遮挡，反而增加成本。下面结合附图和具体实施例对本专利技术进行说明。需要说明的是，所述实施例是为了说明本专利技术，但不限制本专利技术。如图2(a)所示，本专利技术实施例提供的一种TFT阵列基板，包括交叉设置的栅线101和数据线102、公共电极线103以及由数据线和栅线围设形成的像素单元A (图仅示出相邻两列像素单元中的上下两个像素单元Al、A2 )，每个像素单元A包括一个TFT和一个像素电极；且数据线102位于相邻两列像素单元之间，如图中所示，数据线102驱动相邻两列像素单元中左边一列的A2和右边一列的Al ;相邻两行栅线101位于驱动的相邻两行像素单元之间，该相邻两行像素单元中位于同一列的TFT的栅极交错相向，相邻两行公共电极线103之间相隔两行像素单元，其中，同一列的相邻两个像素单元A1、A2的栅线101，图示中的位于上一行的1011、下一行的1012的凸起位置相向排列，其中，栅线1011驱动像素单元A2，栅线1012驱动像素单元Al。需要说明的是，本实施例中所述的栅线是具有凸起的，仅是以该具有凸起的栅线为例进行说明，但并不限制本专利技术，例如，也可以采用一字型栅线，只要不脱离本专利技术的宗旨即可。同时，如图2 (a)中所示，位于同一列上一行的像素单元的TFT的漏电极与像素电极的第一过孔连接位置BI，位于像素单元A2的TFT的栅线1011的区域内，在透光方向上，该过孔位置BI的投影完全落在下一行的像素单元的栅线1011的投影内，即保证过孔完全位于栅线对应的黑矩阵的遮挡之下，不会影响开口率；同样的，对于像素单元A2，其TFT的漏电极与像素电极的第一过孔连接位置B2，位于像素单元Al的TFT的栅线1012的区域内，在透光方向上，该过孔位置B2的投影完全落在下一行的像素单元的栅线1012的投影内；或者，TFT漏极与像素电极连接的过孔也可以位于上述相邻的栅线之间，只要保证过孔能够落在栅线对应的黑矩阵的投影内，就可以保证过孔位置不会影响开口率，在具体实施时本文档来自技高网...

【技术保护点】
一种阵列基板，包括交叉设置的数据线和栅线，以及由数据线和栅线围设形成的像素单元，所述像素单元包括薄膜晶体管TFT和像素电极，所述TFT包括栅电极、源电极和漏电极，所述源电极与所述数据线连接，其特征在于：相邻两行栅线位于被驱动的相邻两行像素单元之间，所述漏电极与所述像素电极的连接处对应于驱动同一列的所述相邻两像素单元的相邻两行栅线之间或栅线上。

【技术特征摘要】
1.一种阵列基板，包括交叉设置的数据线和栅线，以及由数据线和栅线围设形成的像素单元，所述像素单元包括薄膜晶体管TFT和像素电极，所述TFT包括栅电极、源电极和漏电极，所述源电极与所述数据线连接，其特征在于相邻两行栅线位于被驱动的相邻两行像素单元之间，所述漏电极与所述像素电极的连接处对应于驱动同一列的所述相邻两像素单元的相邻两行栅线之间或栅线上。2.根据权利要求1所述的阵列基板，其特征在于，所述漏电极与所述像素电极通过第一过孔连接。3.根据权利要求1所述的阵列基板，其特征在于，所述栅线包括凸起结构，驱动同一列的所述相邻两像素单元的所述相邻两行栅线的凸起结构交错相向。4.根据权利要求1所述的阵列基板，其特征在于，所述相邻两行栅线中的上一行栅线驱动所述相邻两行像素单元中位于下一行的像素单元，所述相邻两行栅线中的下一行栅线驱动所述相邻两行像素单元中位于上一行的像素单元。5.根据权利要求1所述的阵列基板，其特征在于，所述基板还包括公共电极线，相邻两行公共电极线之间相隔所述相邻两行像素单元，所述公共电极线...

【专利技术属性】
技术研发人员：姜文博，董学，薛海林，陈小川，
申请(专利权)人：北京京东方光电科技有限公司，
类型：发明
国别省市：