用于驱动密集阵列的可控制的恒定电流源集成电路制造技术

实现一个可控制的电流驱动器集成电路。所述可控制的电流驱动器包括多个不同的电流值的输出晶体管，其被数字控制和被组合以提供一个可控制的电流输出。所述不同电流值的晶体管的每一个被相邻设置在同一个基板上，成为单一的光刻设备，具有对应于不同的电流值的加权的漏区和源区。加权的驱动器减少用于解码和驱动输出晶体管的半导体芯片所需的执行区域，大大地增加了电流驱动器集成在一个半导体芯片内的密度。

【技术实现步骤摘要】
【国外来华专利技术】相关申请本申请是一个非临时申请，并且要求美国优先权：美国临时专利申请61/857,745，题为″二进制加权驱动器″，优先权申请日为2013年7月24日，其全部内容在此引入作为参考。
本申请涉及电子电路，并且更具体地涉及可控制的恒定电流供给集成电路。
技术介绍
在电子学领域，要求具体的驱动电流和驱动电压来驱动各种设备中的电子元件。某些电子设备需要可控制的恒定电流源，以使它们能实现所需的功能。由于幅度的很多因素，驱动电压和驱动电流，相比于用于提供部件的控制逻辑的集成电路内采用的电压和电流要更高。例如，集成电路使用1.8V并在极小和微小的安培的范围内的电流来驱动逻辑门，而单个控制组件需要高达数百伏特的电压(例如喷墨喷嘴进行操作需要90V)和电流在约1至100毫安的范围。经常在一个整体设备中被驱动元件的数量，需要在几安培的范围的组合电流。随着驱动电流(和驱动电压)的增加，一个驱动器电路的电路执行区域也增加。大的驱动电流使得不可能实现驱动电路高密度地设置在一个集成电路中来控制多个组件。在许多应用中还需要精确地控制输送到每个组件的驱动电流量。高电流控制的分辨度进一步限制了在集成电路芯片的面积内可容纳的组件控制驱动器的数量。根据本领域中的知识，设置并联晶体管阵列，其可作为任何的组合被接通，以提供一个电流，其是所有被接通的晶体管的总和。这样的电路被称为数模转换器控制器(DAC)，其输出电流是二进制输入的反映。一个可替换的电路通常用于提供可变的控制电子和电气设备，即是脉冲宽度调制(PWM)电路。这里的电流不是可变的，但占空比是可变的。电流在可变的时间以高速率被接通，从而向被驱动的设备提供可变的能量。该数字版本的PWM电路被称为DPWM。在一个DPWM电路的外部的时钟提供了两个计数器。第一计数器的计数，以形成一个脉冲时钟，用于确定脉冲的最大时间。第二计数器记下由数字输入提供的脉冲宽度的数量。比特数表示控制电路的分辨度。因此脉冲(每单位时间)的数量由第一计数器测定和脉冲的持续时间是由第二计数器控制。提供给被驱动的电子或电气设备的能量是电流脉冲对时间的积分。除了提供良好的电流控制分辨度，根据一个解码器和附加控制迹线以激活晶体管阵列中的晶体管的需要，采用大阵列的晶体管驱动器增加了集成电路电流驱动器的电路面积。这意味着小型化和高控制分辨度这两者无法一起实现。本领域的现有技术是，设置并联单元驱动器晶体管阵列，其可作为任何的组合被接通，以提供一个电流，其是所有被接通的晶体管的总和。这种电流驱动电路被称为数模转换器控制器(DAC)，其输出电流是二进制输入的数量的反映。可替换的驱动电路，通常用于提供可变的控制电子和电气设备，即是脉冲宽度调制(PWM)电路。PWM提供恒定输出电流，但具有可变的占空比。输出电流在可变的时间周期以高速率被接通，从而向被驱动的设备提供可变的能量。在一个数字的PWM(DPWM)电路的外部的时钟提供了增设的两个计数器。第一计数器记录脉冲时钟的持续时间，用于确定时钟周期的每个脉冲的最大持续时间。第二计数器记下由数字输入提供的脉冲宽度的具体持续时间。数字输入的比特数表示DPWM驱动电路的分辨度。因此每单位时间脉冲的数量(重复率)由第一计数器测定和脉冲的持续时间是由第二计数器控制。提供给被驱动的电子或电气元件/设备的能量是恒定电流脉冲对时间的积分。通常，例如元件电流驱动用的1/2n的电流控制分辨度，n＝8时需要256个不同的电流控制值。逻辑控制电路将需要8位寄存器来驱动相应的元件。使用″单元电流驱动器″来实现典型元件电流驱动器，需要一个多层次的解码器以解码8位，而提供单个单位电流驱动器控制线，使每个单元的电流驱动器输出适当的电流。这种方法需要256个晶体管来实现所有单元电流驱动器和解码器中的大约8000门和所述8位寄存器。不仅门的数量非常大，这些门的互连也需要一个集成电路的半导体基板上的大的执行区域。另外，在PWM方法要求计数器，门和相应的互联，但在输出位置只有一个额外的晶体管，而该晶体管设为额定最大电流。在此替代方法中使用门的数目小于上述的解决方案，但为实现PWM功能的高级别的切换，使PWM受到噪声影响，并使PWM电路昂贵，难以设计和制造。因此无论是半导体集成电路的上述电路的任一个的实施，需要不希望的半导体晶片的大量执行区域，从而限制可以被包含在一个给定半导体芯片尺寸上的这样的驱动器的数量。芯片的尺寸可受到其它因素的制约，例如所使用的晶片级制造技术，驱动装置连接的模式和材料的限制。对于给定的晶片级制造技术，所要求的电路执行区域的大小在很大程度上取决于三个因素：最大输出电压，最大电流和电流控制的分辨度。最大输出电压决定了集成电路导电零件和电路的迹线之间所需的间隙的大小，以避免在其间产生电弧。最大电流决定了电路迹线的宽度，因为电路迹线的高度由金属沉积技术限制。这两个因素是由晶片级制造用材料自然属性所决定，不能更改。第三个因素是通过设备的设计要求来确定。如果由电流驱动器电路驱动的装置需要只有几级的控制，那么所需要的数字输入控制位的数目是少的。如果装置需要更高的分辨度的控制，则所需要的数字输入控制位的数目是多的。例如四个级别的温度控制，只需要2位的控制，而1％的控制分辨度将需要8个控制位。控制位的数量可以随控制分辨度缓慢增长，但电子电路的实现的复杂性超过2的幂次增加，即对数，对在一个具体大小的集成电路晶片上的控制电路的密度产生巨大的约束。作为一般规则，这种约束是上述两个现有技术的控制方法固有的。具体地，集成电路的半导体芯片上的逻辑电路部件的连接的密度是一个问题。当控制位的数目增长，连接呈对数级增长。例如，使用该DAC单元驱动器晶体管阵列，其具有上文所述的2n平行晶体管，需要所述n位输入的解码成2n个独立的晶体管的控制位来切换晶体管。所要求的解码电路不仅在复杂性上呈对数增长，且其执行也需要逻辑控制水平的不断提高。逻辑控制水平由于在电路中独立门的限制，增加以驱动后续门；这被称为″扇出″。给定技术的扇出是有限的。该控制分辨度越高，所需要的解码逻辑水平就越大。同样地，采用DPWM电路提供的电子或电气元件/设备的控制，从而增加被输送到两个计数器(或电压控制的脉冲宽度发生器)的位数，以产生预定频率的脉冲，而使脉冲宽度(占空周期)变化，以限制连接密度。实现此电路所需要的晶体管数量也大，且随着所要求的控制的分辨度而增长，但不以对数级增长。因此，驱动器电路可被集成到一个给定的半导体芯片的面积的密度是有限的，是独立<本文档来自技高网...

【技术保护点】
一种可控制水平的电流源驱动器集成电路，其为由可变水平的电流供电的高密度阵列设备供电，所述集成电路，包括：若干可控制的电流源，设置在集成电路上，且与所述高密度阵列设备相关联，所述电流源每个具有连接的加权晶体管，用于叠加其输出，所述电流源由寄存器的输出所提供的门信号直接控制，从而限定由所述电流源提供的可变水平的电流。

【技术特征摘要】
【国外来华专利技术】2013.07.24 US 61/857,7451.一种可控制水平的电流源驱动器集成电路，其为由可变水平的电流供电的高密度阵列设备
供电，所述集成电路，包括：
若干可控制的电流源，设置在集成电路上，且与所述高密度阵列设备相关联，
所述电流源每个具有连接的加权晶体管，用于叠加其输出，所述电流源由寄存器的输
出所提供的门信号直接控制，从而限定由所述电流源提供的可变水平的电流。
2.如权利要求1中所述的集成电路，其中，所述加权晶体管是场效应晶体管。
3.如权利要求2中所述的集成电路，其中，所述场效应晶体管具有源极/漏极区域的面积正
比于它们对应的加权电流值。
4.如权利要求3中所述的集成电路，其中，所述加权电流值被二进制加权。
5.如权利要求1-4中任一项所述的集成电路，其中，所述电流源包括至少8个加权晶体管。
6.如权利要求5所述的集成电路，其中所述的电流源提供至少256个水平的电流。
7.如权利要求1至6中任一项所述的集成电...

【专利技术属性】
技术研发人员：纳吉布·阿什拉夫·克哈里德，麦克斯米廉·沃尔肯，
申请(专利权)人：四二三三九九九加拿大股份有限公司，
类型：发明
国别省市：加拿大;CA