一种集成块封装框架中DIP排布的方法及架构技术

本发明专利技术涉及集成块封装技术领域，特别是一种集成块封装框架中DIP排布的方法及架构。该方法的特征在于：在所述框架中任意上下相邻的两个DIP之间的引脚是相互平行交错排布。本发明专利技术能实现DIP在框架中的紧密排布，提升芯片封装效率。

【技术实现步骤摘要】

本专利技术涉及集成块封装
，特别是ー种集成块封装框架中DIP排布的方法及架构。
技术介绍
集成块封装エ艺中，经成型技术后，在框架中芯片的排布如图1所示，图1是ー模的DIP芯片在框架4中的排布示意图，其中两两相邻的DIP芯片I的相对引脚2相对于中心线5是成对称关系，该排布会导致相邻芯片的引脚之间存在一空间3，这样不仅导致框架空间的浪费，而且ー模的数量受到限制，导致芯片封装效率一直无法提升，此外，在后续切筋成形エ序中，该排布方式很容易导致引脚2的损坏，造成芯片不良率的提升。
技术实现思路
有鉴于此，本专利技术的目的是提供ー种集成块封装框架中DIP排布的方法，能实现DIP在框架中的紧密排布，提升芯片封装效率。本专利技术采用以下方案实现ー种集成块封装框架中DIP排布的方法，其特征在于在所述框架中任意上下相邻的两个DIP之间的引脚是相互平行交错排布。在本专利技术ー实施例中，所述DIP引脚的末端与对应DIP的塑封体侧面有ー距离D。在本专利技术ー实施例中，所述的框架排布有X排Y列DIP，其中X为不小于2的自然数，Y为自然数。在本专利技术ー实施例中，所述X为5。本专利技术的另ー目的是提供ー种集成块封装框架中DIP排布的架构。其采用以下方案实现ー种集成块封装框架中DIP排布的架构，包括集成块封装框架，其特征在于所述的集成块封装框架布设有复数个DIP ;所述DIP中任意上下相邻的两个，其之间的引脚是相互平行交错排布。在本专利技术ー实施例中，所述DIP引脚的末端与对应DIP的塑封体侧面有ー距离D。在本专利技术ー实施例中，所述的框架排布有X排Y列DIP，其中X为不小于2的自然数，Y为自然数。在本专利技术ー实施例中，所述X为5。本专利技术的方法及架构通过将两两相邻芯片间的引脚交错平行排布，充分了利用框架的空间，不仅避免了芯片引脚在后续加工过程的容易弯脚的问题，而且相较于以往的方式封装效率等到极大提升。附图说明图1是现有ー模的DIP芯片在框架中的排布示意图。图2是本专利技术实施例DIP在框架中的排布示意图。图3是本专利技术实施例中两上下相邻的DIP排布示意图。其中，I为DIP，2、21、22为引脚，3为空间，4为框架，5为中心线，具体实施例方式下面结合附图及实施例对本专利技术做进ー步说明。如图2所示，本实施例提供ー种集成块封装框架中DIP排布的方法，其特征在于在所述框架中任意上下相邻的两个DIP之间的引脚是相互平行交错排布。请參见图3，上述DIP引脚的末端与对应DIP的塑封体侧面有ー距离D。在本专利技术ー实施例中，所述的框架排布有X排Y列DIP，其中X为不小于2的自然数，Y为自然数。请继续參照图2，在本专利技术ー实施例中，所述X为5。该方法充分利用了框架的空间，不仅保证ー模数量相较于以往的技术能成倍増加，提高了封装效率，而且避免DIP引脚在后续エ序中产生弯脚。另外，本实施例还提供ー种集成块封装框架中DIP排布的架构，请继续參见图2，图中，该架构包括集成块封装框架I，其特征在于所述的集成块封装框架4布设有复数个DIPl ;所述DIPl中任意上下相邻的两个，其之间的引脚2是相互平行交错排布。请參见图3，在本专利技术ー实施例中，所述DIP引脚的末端与对应DIP的塑封体侧面 有ー距离D，该距离D可根据实际需要调整。请继续參见图2，图中，所述的框架排布有X排Y列DIP，其中X为不小于2的自然数，Y为自然数。较佳的,该X为5。以上所述仅为本专利技术的较佳实施例，凡依本专利技术申请专利范围所做的均等变化与修饰，皆应属本专利技术的涵盖范围。本文档来自技高网...

【技术保护点】
一种集成块封装框架中DIP排布的方法，其特征在于：在所述框架中任意上下相邻的两个DIP之间的引脚是相互平行交错排布。

【技术特征摘要】
1.一种集成块封装框架中DIP排布的方法，其特征在于在所述框架中任意上下相邻的两个DIP之间的引脚是相互平行交错排布。2.根据权利要求1所述的一种集成块封装框架中DIP排布的方法，其特征在于所述DIP引脚的末端与对应DIP的塑封体侧面有一距离D。3.根据权利要求1所述的一种集成块封装框架中DIP排布的方法，其特征在于所述的框架排布有X排Y列DIP，其中X为不小于2的自然数，Y为自然数。4.根据权利要求3所述的一种集成块封装框架中DIP排布的方法，其特征在于所述X为5。5.一种集成块封装框架中...

【专利技术属性】
技术研发人员：江炳煌，
申请(专利权)人：福建福顺半导体制造有限公司，
类型：发明
国别省市：