提高闪存中控制栅极对浮栅耦合系数的方法技术

本发明专利技术提供了一种提高闪存中控制栅极对浮栅耦合系数的方法，包括：浮栅层形成步骤，用于在硅片的有源区两侧形成高于有源区表面的浅沟槽隔离，并在有源区表面上依次形成栅极氧化物层和浮栅层；附加层形成步骤，用于在浮栅层表面以及浅沟槽隔离表面形成附加层；侧壁隔离物形成步骤，用于刻蚀附加层，从而在浅沟槽隔离的侧壁上形成侧壁隔离物；浮栅层刻蚀步骤，用于利用侧壁隔离物对浮栅层进行刻蚀，从而在浮栅层中形成凹槽；侧壁隔离物去除步骤，用于去除侧壁隔离物。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，更具体地说，本专利技术涉及一种。
技术介绍
闪存以其便捷，存储密度高，可靠性好等优点成为非挥发性存储器中研究的热点。从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各类电子产品对存储的需求，闪存被广泛用于手机，笔记本，掌上电脑和U盘等移动和通讯设备中。图1示意性地示出了根据现有技术的闪存分栅结构。如图1所示，根据现有技术的闪存分栅结构包括依次布置在硅片有源区I上的栅 极氧化物层2、浮栅层3、控制栅极氧化物层4和控制栅极层5。在图1中，浮栅和控制栅都是平面结构，因为浮栅和控制栅间的氧化物层4 一般比浮栅的氧化物层2要厚，所以控制栅对浮栅的耦合系数一般小于50%，这样在擦除和编程的时候，控制栅上需要加较高的电压，以耦合足够的电压到浮栅上实现操作。因此，希望能够提供一种能够有效，从而能够降低擦除和编程操作时控制栅上所需的电压。
技术实现思路
本专利技术所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够有效。为了实现上述技术目的，根据本专利技术的第一方面，提供了一种，其包括浮栅层形成步骤，用于在硅片的有源区两侧形成高于有源区表面的浅沟槽隔离，并在有源区表面上依次形成栅极氧化物层和浮栅层；附加层形成步骤，用于在浮栅层表面以及浅沟槽隔离表面形成附加层；侧壁隔离物形成步骤，用于刻蚀附加层，从而在浅沟槽隔离的侧壁上形成侧壁隔离物；浮栅层刻蚀步骤，用于利用侧壁隔离物对浮栅层进行刻蚀，从而在浮栅层中形成凹槽；侧壁隔离物去除步骤，用于去除侧壁隔离物。优选地，附加层是通过CVD沉积(化学气相沉积)形成的氧化物层。优选地，通过干法刻蚀执行侧壁隔离物形成步骤。优选地，在侧壁隔离物去除步骤中，在去除侧壁隔离物之后，还可以采用各向同性蚀刻对浮栅层中的凹槽进行角部圆化处理。在根据本专利技术第一方面的中，由于通过浮栅层中的凹槽增大了浮栅层的实际表面积，也就是增大了控制栅和浮栅间的耦合电容，所以提高了控制栅极对浮栅耦合系数，并且整个步骤可以整合至堆叠栅闪存的制造工艺中，不会增加新的掩膜。根据本专利技术的第二方面，提供了一种，其包括浮栅层形成步骤，用于在硅片的有源区两侧形成高于有源区表面的浅沟槽隔离，并在有源区表面上依次形成栅极氧化物层和浮栅层；附加层形成步骤，用于在浮栅层表面以及浅沟槽隔离表面形成附加层；侧壁隔离物形成步骤，用于刻蚀附加层，从而在浅沟槽隔离的侧壁上形成侧壁隔离物；硅外延步骤，用于在侧壁隔离物之间的凹进部中填充硅；侧壁隔离物去除步骤，用于去除侧壁隔离物，从而在浮栅层上形成硅突出部。优选地，附加层是通过CVD沉积形成的氧化物层。优选地，通过选择性外延执行硅外延步骤。优选地，在侧壁隔离物去除步骤中，在去除侧壁隔离物之后，还可以采用各向同性蚀刻对硅突出部进行角部圆化处理。这样，在根据本专利技术第二方面的中， 由于通过浮栅层上的硅突出部增大了浮栅层的实际表面积，也就是增大了控制栅和浮栅间的耦合电容，所以提高了控制栅极对浮栅耦合系数，并且整个步骤可以整合至堆叠栅闪存的制造工艺中，不会增加新的掩膜。附图说明结合附图，并通过参考下面的详细描述，将会更容易地对本专利技术有更完整的理解并且更容易地理解其伴随的优点和特征，其中图1示意性地示出了根据现有技术的闪存分栅结构。图2示意性地示出了根据本专利技术第一实施例和第二实施例的的浮栅层形成步骤。图3示意性地示出了根据本专利技术第一实施例的和第二实施例的的附加层形成步骤。图4示意性地示出了根据本专利技术第一实施例的和第二实施例的的侧壁隔离物形成步骤。图5示意性地示出了根据本专利技术第一实施例的的浮栅层刻蚀步骤。图6示意性地示出了根据本专利技术第一实施例的的侧壁隔离物去除步骤。图7示意性地示出了根据本专利技术第二实施例的的硅外延步骤。图8示意性地示出了根据本专利技术第二实施例的的侧壁隔离物去除步骤。需要说明的是，附图用于说明本专利技术，而非限制本专利技术。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。具体实施例方式为了使本专利技术的内容更加清楚和易懂，下面结合具体实施例和附图对本专利技术的内容进行详细描述。<第一实施例>图2至图6示意性地示出了根据本专利技术第一实施例的。具体地说，如图2至图6所示，根据本专利技术第一实施例的包括浮栅层形成步骤，用于在硅片的有源区I两侧形成高于有源区表面的浅沟槽隔离，并在有源区I表面上依次形成栅极氧化物层2和浮栅层3，如图2所示；附加层形成步骤，用于在浮栅层3表面以及浅沟槽隔离表面形成附加层6 ;例如，附加层6是通过CVD沉积形成的氧化物层，如图3所示；侧壁隔离物形成步骤，用于刻蚀附加层6，从而在浅沟槽隔离的侧壁上形成侧壁隔离物61和62 ;例如，通过干法刻蚀执行侧壁隔离物形成步骤，如图4所示；浮栅层刻蚀步骤，用于利用侧壁隔离物61和62对浮栅层3进行刻蚀，从而在浮栅层3中形成凹槽31，如图5所示；侧壁隔离物去除步骤，用于去除侧壁隔离物61和62，如图6所示；优选地，在去除侧壁隔离物61和62之后，还可以采用各向同性蚀刻对浮栅层3中的凹槽31进行角部圆化处理。此后，可以执行后续正常的控制栅极氧化物层和控制栅极层的形成。这样，在根据本专利技术第一实施例的中，由于通过浮栅层中的凹槽增大了浮栅层的实际表面积，也就是增大了控制栅和浮栅间的耦合电容，所以提高了控制栅极对浮栅耦合系数，并且整个步骤可以整合至堆叠栅闪存的制造工艺中，不会增加新的掩膜。<第二实施例> 图2至图4以及图7至图8示意性地示出了根据本专利技术第二实施例的。具体地说，如图2至图4以及图7至图8所示，根据本专利技术第二实施例的包括浮栅层形成步骤，用于在硅片的有源区I两侧形成高于有源区表面的浅沟槽隔离，并在有源区I表面上依次形成栅极氧化物层2和浮栅层3，如图2所示；附加层形成步骤，用于在浮栅层3表面以及浅沟槽隔离表面形成附加层6，如图3所示；例如，附加层6是通过CVD沉积形成的氧化物层，；侧壁隔离物形成步骤，用于刻蚀附加层6，从而在浅沟槽隔离的侧壁上形成侧壁隔离物61和62 ;例如，通过干法刻蚀执行侧壁隔离物形成步骤，如图4所示；硅外延步骤，用于在侧壁隔离物61和62之间的凹进部中填充硅；例如，可以通过选择性外延执行娃外延步骤；侧壁隔离物去除步骤，用于去除侧壁隔离物61和62，从而在浮栅层3上形成硅突出部32，如图6所示；优选地，在去除侧壁隔离物61和62之后，还可以采用各向同性蚀刻对硅突出部32进行角部圆化处理。此后，可以执行后续正常的控制栅极氧化物层和控制栅极层的形成。这样，在根据本专利技术第二实施例的中，由于通过浮栅层上的硅突出部增大了浮栅层的实际表面积，也就是增大了控制栅和浮栅间的耦合电容，所以提高了控制栅极对浮栅耦合系数，并且整个步骤可以整合至堆叠栅闪存的制造工艺中，不会增加新的掩膜。此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。可以理解的是，虽然本专利技术已以较佳实施例披露如上，然而上述实施例并非用以限定本专利技术。对于任何熟悉本领域的技术人员而言，在不脱离本专利技术技术方案范围情况下， 都可利用上述揭示的
技术实现思路
对本专利技术本文档来自技高网...

【技术保护点】
一种提高闪存中控制栅极对浮栅耦合系数的方法，其特征在于包括：浮栅层形成步骤，用于在硅片的有源区两侧形成高于有源区表面的浅沟槽隔离，并在有源区表面上依次形成栅极氧化物层和浮栅层；附加层形成步骤，用于在浮栅层表面以及浅沟槽隔离表面形成附加层；侧壁隔离物形成步骤，用于刻蚀附加层，从而在浅沟槽隔离的侧壁上形成侧壁隔离物；浮栅层刻蚀步骤，用于利用侧壁隔离物对浮栅层进行刻蚀，从而在浮栅层中形成凹槽；侧壁隔离物去除步骤，用于去除侧壁隔离物。

【技术特征摘要】
1.一种提高闪存中控制栅极对浮栅耦合系数的方法，其特征在于包括浮栅层形成步骤，用于在硅片的有源区两侧形成高于有源区表面的浅沟槽隔离，并在有源区表面上依次形成栅极氧化物层和浮栅层；附加层形成步骤，用于在浮栅层表面以及浅沟槽隔离表面形成附加层；侧壁隔离物形成步骤，用于刻蚀附加层，从而在浅沟槽隔离的侧壁上形成侧壁隔离物；浮栅层刻蚀步骤，用于利用侧壁隔离物对浮栅层进行刻蚀，从而在浮栅层中形成凹槽；侧壁隔离物去除步骤，用于去除侧壁隔离物。2.根据权利要求1所述的提高闪存中控制栅极对浮栅耦合系数的方法，其特征在于， 附加层是通过CVD沉积形成的氧化物层。3.根据权利要求1或2所述的提高闪存中控制栅极对浮栅耦合系数的方法，其特征在于，通过干法刻蚀执行侧壁隔离物形成步骤。4.根据权利要求1或2所述的提高闪存中控制栅极对浮栅耦合系数的方法，其特征在于，在侧壁隔离物去除步骤中，在去除侧壁隔离物之后，利用各向同性蚀刻对浮栅层中的凹槽进行角部圆化...

【专利技术属性】
技术研发人员：张雄，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：