用于连续时间Σ-Δ调制器的过度回路延迟补偿制造技术

提供一种方法及对应设备。在操作中，用积分器对模拟信号求积分以产生经积分的模拟信号。与第一时钟信号和第二时钟信号同步地用多个比较器比较所述经积分的模拟信号与参考电压，以产生比较器输出信号。随后，与所述第二时钟信号同步地从所述比较器输出信号产生反馈电流。将所述反馈电流反馈到所述比较器中的至少一者，且将所述比较器输出信号锁存为与所述第一时钟信号同步以产生被锁存的输出信号。将此被锁存的输出信号转换为反馈模拟信号，并确定所述模拟信号与所述反馈模拟信号之间的差异。

【技术实现步骤摘要】
用于连续时间Σ-Δ调制器的过度回路延迟补偿
本专利技术大体涉及∑-Δ调制器(SDM)，且更具体地说，涉及SDM的过度回路延迟(ELD)。
技术介绍
转到图1，可看到常规SDM100。此SDM100大体包括积分器管线114(其大体包含彼此串联耦合的级112-1到112-N)、比较器106，和锁存器108。级112-1到112-N中的每一者大体包括加法器102-1到102-N(其通常为单端SDM的一个节点，且为差分SDM的一对节点)、积分器104-1到104-N，和数/模转换器(DAC)110-1到110-N。在操作中，积分器管线114(其有助于形成第N阶SDM)大体对模拟信号IN求积分，以使得比较器106可比较经积分的模拟信号IN与一个或一个以上参考电压。通常，比较器106包括布置为闪存模/数转换器(ADC)的若干被锁存比较器，其与时钟信号CLK(其中每一比较器接收参考电压中的至少一者)同步地执行比较。然而，通常，比较器106的输出并不为全分辨率数字信号，所以锁存器108(其由时钟信号CLK进行时控或锁定为与时钟信号CLK的倒数同步)可产生全分辨率数字信号(即，轨到轨信号)。然后可将来本文档来自技高网...

【技术保护点】
一种设备，其包括：加法器，其具有第一输入和第二输入，其中所述加法器确定所述第一输入与所述第二输入之间的差异；积分器，其具有输入和输出，其中所述积分器的所述输入耦合到所述加法器；第一比较器，其具有输入和输出，其中所述第一比较器的所述输入耦合到所述积分器的所述输出，且其中所述第一比较器由第一时钟信号进行时控；第二比较器，其具有输入和输出，其中所述第二比较器的所述输入耦合到所述第一比较器的所述输出，且其中所述第二比较器由第二时钟信号进行时控；锁存器，其具有输入和输出，其中所述锁存器的所述输入耦合到所述第二比较器的所述输出，其中所述锁存器由所述第一时钟信号进行时控；跟踪与保持T/H电路，其具有输入和输...

【技术特征摘要】
2011.09.09 US 13/229,4621.一种用于过度回路延迟补偿的设备，其包括：加法器，其具有第一输入和第二输入，其中所述加法器确定所述第一输入与所述第二输入之间的差异；积分器，其具有输入和输出，其中所述积分器的所述输入耦合到所述加法器；第一比较器，其具有输入和输出，其中所述第一比较器的所述输入耦合到所述积分器的所述输出，且其中所述第一比较器由第一时钟信号进行时控；第二比较器，其具有输入和输出，其中所述第二比较器的所述输入耦合到所述第一比较器的所述输出，且其中所述第二比较器由第二时钟信号进行时控；锁存器，其具有输入和输出，其中所述锁存器的所述输入耦合到所述第二比较器的所述输出，其中所述锁存器由所述第一时钟信号进行时控；跟踪与保持T/H电路，其具有输入和输出，其中所述T/H电路的所述输入耦合到所述第二比较器的所述输出，且其中所述T/H电路的所述输出耦合到所述第一比较器的所述输入，且其中所述T/H电路由所述第二时钟信号控制；以及数/模转换器DAC，其具有输入和输出，其中所述DAC的所述输入耦合到所述锁存器的所述输出，且其中所述DAC的所述输出耦合到所述加法器的所述第二输入。2.根据权利要求1所述的设备，其中所述第二时钟信号是所述第一时钟信号的倒数。3.根据权利要求2所述的设备，其中所述加法器、积分器、所述第一比较器、所述第二比较器、所述锁存器、所述T/H电路和所述DAC中的每一者的所述输入和输出都是差分的。4.根据权利要求3所述的设备，其中所述加法器进一步包括一对节点。5.根据权利要求3所述的设备，其中所述T/H电路进一步包括T/H单元，所述T/H单元具有：一对输入开关，其由所述第二时钟信号而启动和撤销启动，且耦合到所述第二比较器的所述输出；以及电流导引电路，其耦合到所述第一比较器的所述输入和所述对输入开关。6.根据权利要求5所述的设备，其中所述电流导引电路进一步包括：一对晶体管，其中每一晶体管耦合到所述第一比较器的所述输入，且其中每一晶体管耦合到所述对输入开关中的至少一者；以及电源，其耦合到所述晶体管中的每一者。7.根据权利要求6所述的设备，其中每一晶体管进一步包括NMOS晶体管。8.根据权利要求6所述的设备，其中所述比较器进一步包括布置为闪存模/数转换器ADC的多个被锁存比较器。9.一种用于过度回路延迟补偿的设备，其包括：具有彼此串联耦合的多个级的积分器管线，其中每一级包含：加法器；积分器，其耦合到所述加法器；以及DAC，其耦合到所述加法器；第一比较器，其具有输入和输出，其中所述第一比较器的所述输入耦合到所述积分器管线的所述输出，且其中所述第一比较器由第一时钟信号进行时控；第二比较器，其具有输入和输出，其中所述第二比较器的所述输入耦合到所述第一比较器的所述输出，且其中所述第二比较器由第二时钟信号进行时控；锁存器，其具有输入和...

【专利技术属性】
技术研发人员：文卡特什·斯里尼瓦桑，帕特里克·萨塔尔扎德，维多利亚·王林凯特凯，巴赫尔·哈龙，马尔科·科西，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：