本发明专利技术公开了一种将一双极性结型晶体管用于一缓冲电路的方法和缓冲电路。该缓冲电路包括有：至少一阻抗组件、一电容器、以及一双极性结型晶体管。该缓冲电路是用于保护电力／电子组件、降低高频干扰及突波电压、以及改善效率。尤其是，该缓冲电路中的该至少一阻抗组件可为至少一齐纳二极管；针对保护电力／电子组件、降低高频干扰及突波电压、以及改善效率，该缓冲电路在采用齐纳二极管的情况下的效能较在采用别种阻抗组件的情况下的效能更佳。
【技术实现步骤摘要】
本专利技术是有关于电力/电子组件的保护电路，尤指一种缓冲电路以及将双极性结型晶体管用于缓冲电路的方法。
技术介绍
近年来由于电子电路的技术不断地发展，各种电力/电子组件的保护电路被广泛地实施于诸多应用中。因此，这些保护电路的设计遂成为相当热门的议题。传统的保护电路当中，有某些缓冲电路，其构造简单、易于实施，故被广泛地应用于电力/电子电路。然而，这些传统的缓冲电路(例如一 RCD缓冲电路)还是有不足之处。例如传统的缓冲电路的能量损耗很高，且其效率通常很差。又例如传统的缓冲电路无法确保最高突波电压值的限制，也就是说，突波电压值可能超过整体电路所能承受的范围，故采用传统的缓冲电路易造成半导体组件的损坏。因此，需要一种新颖的方法来提升缓冲电路的电路保护的效能。
技术实现思路
因此本专利技术之一目的在于提供一种缓冲电路(Snubber Circuit)以及将双极性结型晶体管(Bipolar Junction Transistor, BJT)用于缓冲电路的方法，以解决上述问题。本专利技术的一目的在于提供一种缓冲电路以及将双极性结型晶体管用于缓冲电路的方法，以保护电力/电子组件、降低高频干扰及突波电压、及/或改善效率。本专利技术的较佳实施例中提供一种缓冲电路，该缓冲电路包括有至少一阻抗组件、一电容器、以及一双极性结型晶体管。尤其是，该缓冲电路中的该至少一阻抗组件是为至少一齐纳二极管(Zener Diode)，其中该缓冲电路在采用齐纳二极管的情况下的效能较在采用别种阻抗组件的情况下的效能更佳。本专利技术于提供上述缓冲电路的同时，亦对应地提供一种将一双极性结型晶体管用于一缓冲电路的方法，该方法包括有下列步骤将该双极性结型晶体管的基极(Base)与发射极(Emitter)导通；以及基于该双极性结型晶体管的基极与集电极(Collector)之间的至少一接面特性，利用该双极性结型晶体管作为一快速二极管，以供设置于该缓冲电路。尤其是，该至少一接面特性包括导通快的特性以及恢复时间(Storage Time)慢的特性,而且利用该双极性结型晶体管作为该快速二极管的步骤另包括利用该导通快的特性将漏感能量快速地转移至该缓冲电路当中的一电容器中，再利用该恢复时间慢的特性使该电容器中的能量反推回源头。本专利技术的好处之一是，本专利技术的缓冲电路的构造简单且易于实施，同时能避免相关技术的问题。另外，本专利技术的缓冲电路以及将双极性结型晶体管用于缓冲电路的方法可提供极佳的效率，又能确保最高突波电压值，使各种电力/电子组件诸如保护半导体组件获得最佳的保护。附图说明图1为依据本专利技术一第一实施例的一种缓冲电路(Snubber Circuit)的示意图，其中该缓冲电路是为阻抗组件(例如齐纳二极管(Zener Diode))-电容器-双极性结型晶体管(Bipolar Junction Transistor, BJT)缓冲电路,故可简称为ZCB缓冲器。图2至图9绘示图1所示的缓冲电路于不同的实施例中所涉及的实施细节，其中图2至图9的实施例分别对应于类型TA、TB、Tc, TD、TE、TF、Te、与TH。图10为图1所示的缓冲电路于某些实施例中所涉及的电压，其中该缓冲电路可动态地调整该电压。图11至图14绘示图10所示的电压于不同的实施例中对时间的曲线，其中图11至图14所示的实施例分别对应于状况CSp CS2、CS3、与CS4。 图15绘示图6所示的缓冲电路于一实施例中在状况CS1的运作。图16绘示图6所示的缓冲电路于图15所示实施例中的相关曲线。图17绘示图4所示的缓冲电路于一实施例中在状况CS2的运作。图18绘示图4所示的缓冲电路于图17所示实施例中的相关曲线。图19至图22为依据本专利技术一第二实施例的一种缓冲电路的不同类型TYPE”TYPE2,TYPE3>TYPE4的示意图，其中图19至图22所示的一系列的缓冲电路是为电容器-双极性结型晶体管(BJT)缓冲电路，故可简称为CB缓冲器。图23绘示上述实施例的缓冲电路诸如ZCB缓冲器与CB缓冲器于一实施例中所涉及的交换式电源供应器。图24绘示图2所示的缓冲电路于一实施例中针对图23所示的交换式电源供应器中的隔离功率变压器的一次侧的设置方案，其中该设置方案对应于类型TA。图25绘示图3所示的缓冲电路于另一实施例中针对图23所示的交换式电源供应器中的隔离功率变压器的二次侧的设置方案，其中该设置方案对应于类型TB。其中，附图标记说明如下100、缓冲电路100A、100B、100C、100D、100E、100F、100G、100H、200A、200B、200C、200D110阻抗组件120、电容器C1、C2、C3、C4、C5、C6、C7、C8130、双极性结型晶体管Q1、Q2、Q3、Q4、Q5、Q6、Q7、Q8A、B端子D1、D2、D3、D4、D5、 齐纳二极管D6、D7、D8、D9、D10、D11、D12G接地端子I_C3、I_D4、I_Q3、电流I_D2、I_Q2Qa, Qb, Qc金属氧化物半导体场效应晶体管T1隔离功率变压器t时间Vab端子A对端子B的电压V_(d3+d4)、V_D2电压 Vin输入电压Vout输出电压具体实施例方式图1为依据本专利技术一第一实施例的一种缓冲电路(Snubber Circuit) 100的示意图，其中缓冲电路100是为阻抗组件(例如齐纳二极管(Zener Diode))-电容器(Capacitor)-双极性结型晶体管(Bipolar Junction Transistor, BJT)缓冲电路,故可简称为ZCB缓冲器。于本实施例中，缓冲电路100包括至少一阻抗组件110 (例如至少一齐纳二极管)、一电容器120、以及一双极性结型晶体管130。依据本实施例，一种将双极性结型晶体管130用于一缓冲电路诸如缓冲电路100的方法包括有下列步骤将该双极性结型晶体管的基极(Base)与发射极(Emitter)导通；以及基于该双极性结型晶体管的基极与集电极(Collector)之间的至少一接面特性，利用该双极性结型晶体管作为一快速二极管，以供设置于该缓冲电路。尤其是，该至少一接面特性包括导通快的特性、恢复时间(Storage Time)慢的特性、变换缓和的特性、以及基极-集电极接面电容C；。小的特性，其中上述利用该双极性结型晶体管作为该快速二极管的步骤另包括利用该导通快的特性将漏感能量快速地转移至该缓冲电路当中的一电容器中，再利用该恢复时间慢的特性使该电容器中的能量反推回源头，然后利用该变换缓和的特性以及该基极-集电极接面电容Cb。小的特性缩小共振幅度。实作上，阻抗组件110可用来确保最高突波电压值的限制并且用来消耗剩余的能量。依据某些实施例，诸如该第一实施例的某些变化例，上述的至少一阻抗组件110是为至少一齐纳二极管，其中缓冲电路100在采用齐纳二极管的情况下的效能较在采用别种阻抗组件的情况下的效能更佳。实作上，该些实施例中的齐纳二极管可用来确保最高突波电压值的限制并且用来消耗剩余的能量。图2至图9绘示图1所示的缓冲电路100于不同的实施例中所涉及的实施细节，其中图2至图9的实施例分别对应于类型^^^^与TH。为了便于理解且便于说明，图2至图9所示的缓冲电路可分别称为缓冲电路100A、100B、100C、1本文档来自技高网...
【技术保护点】
一种缓冲电路，该缓冲电路的特征在于包括有：至少一阻抗组件；一电容器，该电容器具有一第一端子与一第二端子，其中该电容器的该第一端子是电气连接至该缓冲电路的一第一端子；以及一双极性结型晶体管，其中该双极性结型晶体管的发射极与集电极中的一者是电气连接至该电容器的该第二端子，且该双极性结型晶体管的发射极与集电极中的另一者是电气连接至该缓冲电路的一第二端子；其中该至少一阻抗组件和该电容器并联、或和该双极性结型晶体管的发射极与集电极并联。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：林国藩，
申请(专利权)人：全汉企业股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。