半导体器件、半导体晶片及半导体器件的制造方法技术

一种半导体器件，包括：布线层，形成在半导体晶片上方；通路层，位于所述布线层之间；导电薄膜，位于所述布线层中；以及通路塞，位于所述通路层中，连接位于上方和下方的布线层的导电薄膜；划片区，沿所述半导体衬底的边缘位于芯片区的外缘且包括位于所述边缘附近的焊盘区，在平面图中，所述焊盘区与所述多个布线层的导电薄膜重叠，所述多个布线层包括第一和第二布线层，在平面图中，所述第一布线层的导电薄膜包括形成在所述焊盘区的整个表面上方的第一导电图案，以及在平面图中，所述第二布线层的导电薄膜包括形成在一部分所述焊盘区中的第二导电图案。本发明专利技术能够在半导体衬底中抑制裂纹的形成。

【技术实现步骤摘要】

在下文中将要描述的实施例涉及一种沿划片线(scribe line)切割的半导体器件、具有设置在划片线中的焊盘的半导体器件和晶片及半导体器件的制造方法。
技术介绍
在半导体晶片的划片线中，设置有用于工艺监控的多个焊盘(接触焊盘)。因此，当沿划片线切割半导体晶片时，可能会有由于焊盘断裂而形成毛刺的情况。为了减少这种毛刺的发生，提出一种形成互连上焊盘和下焊盘的通路塞(via-plug)的结构，使得在每个焊盘的四个角中的每一个处只有一个通路塞。此外，提出一种包括至少三个布线层的结构，其中利用除了最下面的布线层之外的其他两个布线层形成焊盘。 此外，为了延长切割刀片的寿命，提出一种在用于电极形成的整个区域上方只形成顶层布线层的焊盘、而除了形成在顶层布线层中的那些焊盘之外的焊盘只形成在用于电极形成的区域的四个角处的结构。专利文献1:日本特许专利公开号2008-34783专利文献2 :日本特许专利公开号2007-173752专利文献3 :日本特许专利公开号2002-190456专利文献4 :日本特许专利公开号2005-158832随着布线层的数量增加，设置在划片线中的焊盘的数量也因此增加。当焊盘的本文档来自技高网...

【技术保护点】
一种半导体器件，包括：半导体衬底，所述半导体衬底包括划片区和芯片区；多个布线层，形成在所述半导体晶片上方；通路层，插在所述多个布线层之间；导电薄膜，分别形成在所述多个布线层中；以及通路塞，设置在所述通路层中，使得所述通路塞将分别位于所述通路层的上方和下方的所述布线层的导电薄膜彼此连接，其中所述划片区沿所述半导体衬底的边缘而位于所述芯片区的外缘，所述划片区包括位于所述边缘附近的焊盘区，在从垂直于所述衬底而看到的平面图中，所述焊盘区与所述多个布线层的导电薄膜重叠，所述多个布线层包括第一布线层和第二布线层，在从垂直于所述衬底而看到的平面图中，所述第一布线层的导电薄膜包括形成在所述焊盘区的整个表面上方...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：吉泽和隆，江间泰示，森木拓也，
申请(专利权)人：富士通半导体股份有限公司，
类型：发明
国别省市：