裂缝停止结构制造技术

本发明专利技术公开了一种具有裂缝停止结构的半导体结构。半导体结构包含底材、集成电路与切割道。底材具有切割道区与电路区。集成电路设置在电路区中。切割道设置在切割道区中并包含位在底材中且邻近电路区的裂缝停止沟槽。裂缝停止沟槽与电路区的一侧平行并填有栅格形式的一复合材料。

【技术实现步骤摘要】

本专利技术大致上涉及ー种新颖的裂缝停止结构，以及在切割道中形成裂缝停止结构的方法。特别是涉及ー种复合材料的裂缝停止结构，以及在切割道中形成此等复合材料的裂缝停止结构的方法。
技术介绍
半导体制造商一直以来都试图要縮小集成电路(IC)中晶体管的尺寸来改进其芯片效能，此举将能同时增加器件的速度与密度。对次微米科技而言，电阻电容的延迟效应(RC delay)变成了影响器件效能的主因。为了进一歩的改良，半导体集成电路制造商被迫要改用新的材料，以期借由降低互连结构的线电阻，或是借由降低层间介电层(ILD)的电容·来减少电阻电容延迟。目前业界以利用铜(电阻值比铝要低上约30%)来取代铝互连结构的作法而显著的改善了此问题，如进ー步以其它的低介电值材料来进行取代，对此问题又将可有进ー步的改良。在现有技术的铝互连技术中，铝会形成自我保护钝化的氧化层，所形成的裂缝停止结构可避免裂缝穿越后段エ艺(BEOL)的介电质而进入集成电路芯片区。然而，使用低介电值材料的缺点之ー在于，几乎所有低介电值材料的机械强度皆会比习用的氧化硅介电质(如氟硅玻璃FSG或未掺杂硅玻璃USG)来得低。使用低介电值材料的另ー个问题在于其黏着能力。不论是两相邻低介电值层结构之间的界面，或是ー低介电值层结构与另ー其它不同的介电层结构之间的界面，其皆无法达到接下来晶圆处理工艺的需求，如晶圆切割动作，其通常为对半导体晶圆进行机械性切割而切成多个独立的集成电路芯片。现今的切晶技术已有相当高程度的开发。切晶步骤的其中ー个限制在于，裂缝会从切割线侧向延伸到半导体与绝缘材质中。由于这些裂缝，水气与污染物可以轻易穿过有源电路区并使得电子器件的效能开始严重劣化。就算是现在，裂缝的产生对于电路芯片的微型化而言，依旧是エ艺中最重要的限制。此外，由于裂缝在热与机械应カ的影响下容易成长并扩散，因而最终危及集成电路的功能性，因故这些裂缝存在也代表了对于可靠度的高风险性。目前业界已发现在进行切晶エ艺期间或之后，低介电值层结构之间会有所谓的界面脱层(interface de-lamination)现象发生,使得集成电路芯片的效能劣化。有鉴于上述缺失，目前业界仍需解决因为切晶エ艺所导致的介电结构间界面脱层现象的不良传播等问题。
技术实现思路
在本专利技术的第一方面，提出了ー种具有裂缝停止结构的半导体结构。此半导体结构包含底材、集成电路与切割道。底材具有切割道区与电路区。集成电路设置在电路区中。切割道设置在切割道区中并包含位在底材中且邻近电路区的裂缝停止沟槽。裂缝停止沟槽与电路区的ー侧平行并填有栅格形式的复合材料，以形成一条裂缝停止结构。在本专利技术的ー实施态样中，复合材料包含金属和绝缘材料。在本专利技术的另ー实施态样中，复合材料包含第一绝缘材料和第二绝缘材料。在本专利技术的另ー实施态样中，金属包含铜、铝、钨中的至少ー个。绝缘材料则包含多孔性低介电值材料、聚酰亚胺(polyimide)、氧化娃、氮化娃、及氮氧化娃中的至少ー个。在本专利技术的另ー实施态样中，金属呈多条的长条状结构。在本专利技术的另ー实施态样中，半导体结构更包含位于切割道区中的测试垫(testpad),而使得裂缝停止沟槽位于测试垫与电路区之间。在本专利技术的另ー实施态样中，半导体结构更包含围绕着集成电路的保护圈结构I guard ring)。 在本专利技术的另ー实施态样中，底材另包含层间介电层、金属间介电层、及浅沟槽隔离结构中的至少ー个，又使得裂缝停止沟槽穿过层间介电层、金属间介电层、及沟槽隔离结构中的至少ー个而嵌在底材中。在本专利技术的另ー实施态样中，裂缝停止沟槽的宽度至少为切割道宽度的十分之o在本专利技术的另ー实施态样中，半导体结构更包含嵌在底材中并填有复合材料的一种侧裂缝停止沟槽，而使得裂缝停止沟槽位于侧裂缝停止沟槽与电路区之间。本专利技术在第二方面又提出了一种在切割道中形成裂缝停止结构的方法。首先，提供包含切割道区及电路区的基底。其次，在电路区内形成集成电路。然后，形成嵌在基底中的第一层，使得部分的第一层会位于切割道区中。继续，形成位于基底上并盖住集成电路与第一层之层间介电层。再来，形成嵌在层间介电层中的第二层，使得第二层也部分地位于切割道区中。接着，形成位于层间介电层上且盖住第二层的金属间介电层。之后，移除位于切割道区中的层间介电层以及金属间介电层，以形成裂缝停止沟槽。接下来，在裂缝停止沟槽中填入介电材料，以形成裂缝停止结构。在本专利技术的ー实施态样中，介电材料包含多孔性低介电值材料、聚酰亚胺、氧化硅、氮化硅及氮氧化硅中的至少ー个。在本专利技术的另ー实施态样中，裂缝停止沟槽的宽度至少为切割道宽度的十分之o在本专利技术的另ー实施态样中，位于切割道区中的第一层具有垂直于位于切割道区中的第二层的方向，以形成金属栅格。在本专利技术的另ー实施态样中，位于切割道区中的第一层与位于切割道区中的第二层共同排成西洋棋盘状。在本专利技术的另ー实施态样中，在切割道中形成裂缝停止结构的方法更包含形成位于切割道区中的测试垫，使得裂缝停止沟槽位于测试垫与电路区之间。在本专利技术的另ー实施态样中，在切割道中形成裂缝停止结构的方法更包含形成围绕着集成电路的保护圈结构。在本专利技术的另ー实施态样中，在切割道中形成裂缝停止结构的方法中的移除层间介电层与金属间介电层的步骤更包含移除位于基底中的浅沟渠隔离结构。在本专利技术的另ー实施态样中，在切割道中形成裂缝停止结构的方法更包含移除层间介电层与金属间介电层，进而形成侧裂缝停止沟槽，以及在侧裂缝停止沟槽中填入介电材料，以形成侧裂缝停止结构。附图说明图1-8绘示出本专利技术在切割道中形成裂缝停止结构的方法。图9绘示出具有本专利技术复合材料的裂缝停止结构的半导体结构的ー种实施方式。其中，附图标记说明如下100 半导体结构140层间介电层101 基底141/141，第一层102 切割道区150金属间介电层 103 电路区151/151’第二层104 金属栅格160裂缝停止沟槽105 浅沟槽隔离结构161裂缝停止结构109 底材162介电材质110 集成电路165侧裂缝停止沟槽111 保护圈结构166侧裂缝停止结构121 测试垫具体实施例方式本专利技术在第一方面首先提出了一种在切割道中形成裂缝停止结构的方法。图I至图8即绘示出此种在切割道中形成裂缝停止结构的方法。然而，本专利技术方法中尚有多种其它可能的实施态样，而不以此为限。首先，如图I所示，提供一基底101。基底101可为半导性材料，例如硅，并包含有至少两种区域，也就是切割道区102与电路区103。电路区103是用来容纳集成电路，如金氧半导体(MOS)器件或闪存单元(cell)。切割道区102是用来容纳切割基底101用的切割道(scribe line)。视情况需要，基底101中也可选择性地形成有浅沟槽隔离结构(STI)。如图2所示，由于电路区103是用来容纳集成电路110的，所以集成电路110会被形成在电路区103中。视情况需要，还可以再形成保护圈结构111来围绕并保护集成电路110。或者，在基底101上的切割道区102中则形成有测试垫121，用来测试多种的电路。如图3所示，形成一嵌在基底101中的第一层141。特别是其中部分的第一层141会位于切割道区102中。可以使用传统的大马士革エ艺(damascene，又叫镶嵌技木)来形成第一层141。例本文档来自技高网...

【技术保护点】
一种半导体结构，其特征在于，包含：一底材，具有一切割道区与一电路区；一集成电路，设置在所述电路区中；以及一切割道，设置在所述切割道区中，并包含位在所述底材中且邻近所述电路区的一裂缝停止沟槽，其中所述裂缝停止沟槽与所述电路区的一侧平行并填有栅格形式的一复合材料。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：黄则尧，陈逸男，刘献文，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：