本申请公开了一种石墨烯纳米带的制造方法、MOSFET及其制造方法，其中，MOSFET包括：绝缘衬底；位于绝缘衬底上的氧化物保护层；嵌入氧化物保护层中的至少一条石墨烯纳米带，其中在氧化物保护层的侧表面上暴露所述至少一条石墨烯纳米带的表面；在所述至少一条石墨烯纳米带的每一个中形成的沟道区；在所述至少一条石墨烯纳米带的每一个中形成的源/漏区，其中沟道区位于源/漏区之间；位于所述至少一条石墨烯纳米带上的栅介质层；位于栅介质层上的栅极导体层；以及在氧化物保护层的侧表面上与源/漏区相接触的源/漏接触。本发明专利技术的方法可以降低石墨烯纳米带和MOSFET的生产成本，并且可以改善MOSFET的性能。
【技术实现步骤摘要】
本专利技术涉及一种石墨烯纳米带的制造方法、金属氧化物半导体场效应晶体管 (MOSFET)及其制造方法，具体地，涉及一种使用石墨烯(graphene)沟道的MOSFET及其制造方法。
技术介绍
石墨烯是碳原子以SP2轨道杂化按照蜂巢晶格(honeycomb crystal lattice)排列形成的单层二维晶体。石墨烯不限于单层石墨，而是可以包含两层或更多层的石墨，只要其表现出二维晶体的特性即可。近年对使用石墨烯的半导体器件进行了研究。石墨烯纳米带(graphene nano-ribbon)的宽度是纳米量级，因为尺寸效应可以获得有限的带隙，从而表现出半导体的特性。Hidefumi Hiura等人的美国专利申请No. US2010/0102292A1公开了一种使用石墨烯的半导体器件，其中对半导体石墨烯进行适当的掺杂以形成沟道区，并利用金属石墨烯形成源/漏区和栅极。然而，上述已知的半导体器件使用单条的石墨烯纳米带形成沟道，因而只能承载有限的沟道导通电流。·而且，已知的用于制造石墨烯纳米带的方法包括热解形成石墨烯层及对石墨烯层的图案化步骤，或者包括从较厚的石墨烯层剥离及层转移的步骤，以获得厚度和宽度均是纳米量级的石墨烯。这种制造石墨烯纳米带的方法生产成本高，并且由于难以准确控制石墨烯纳米带两个维度上的尺寸，工艺可重复性差。
技术实现思路
本专利技术的目的是提供一种新的石墨烯纳米带的制造方法以及包含石墨烯纳米带的M0SFET，该MOSFET具有改进的性能和降低的生产成本。根据本专利技术的一方面，提供一种制造石墨烯纳米带的方法，包括在绝缘衬底上形成包括籽层和生长抑制层的叠层；对叠层进行图案化以形成至少一个叠层条带，所述至少一个叠层条带暴露籽层的侧表面；以及 在籽层的侧表面上生长石墨烯纳米带。根据本专利技术的另一方面，提供一种制造MOSFET的方法，包括按照上述的方法制造石墨烯纳米带；在所述至少一个叠层条带之间形成氧化物保护层,使得石墨烯纳米带嵌入氧化物保护层中；去除叠层条带以形成凹槽，并且在氧化物保护层的侧表面上暴露石墨烯纳米带的表面；在石墨烯纳米带上形成堆叠的栅介质层和栅极导体层；在栅极导体层的两侧形成侧墙；在部分石墨烯纳米带中形成源/漏区；以及利用金属层填充氧化物保护层之间的凹槽，以形成与源/漏区接触的源/漏接触。根据本专利技术的又一方面，提供一种M0SFET，包括绝缘衬底；位于绝缘衬底上的氧化物保护层；嵌入氧化物保护层中的至少一条石墨烯纳米带，其中在氧化物保护层的侧表面上暴露所述至少一条石墨烯纳米带的表面；在所述至少一条石墨烯纳米带的每一个中形成的沟道区；在所述至少一条石墨烯纳米带的每一个中形成的源/漏区，其中沟道区位于源/漏区之间；位于所述至少一条石墨烯纳米带上的栅介质层；位于栅介质层上的栅极导体层；以及在氧化物保护层的侧表面上与源/漏区相接触的源/漏接触。在本专利技术的方法中，通过控制生长条件，石墨烯纳米带的厚度可以控制为单层、两层或更多层石墨。另一方面，石墨烯纳米带的宽度取决于籽层的厚度。本专利技术的方法利用金属层的侧表面，不必采用额外的图案化步骤或层转移步骤，就可以通过控制金属层的厚度而形成期望宽度的石墨烯纳米带，从而降低了生产成本。本专利技术的方法可以精确地控制石墨烯纳米带在两个维度(即厚度和宽度)上的尺寸。在本专利技术的MOSFET中，不仅包括上述的有益效果，而且由于一个MOSFET可以包括多条石墨烯纳米带，因此可以通过设置多条石墨烯沟道来提高沟道导通电流，从而改善器件的性能。附图说明 图1至3示意性地示出了根据本专利技术的制造石墨烯纳米带方法的各个步骤的截面图4至10示意地示出了根据本专利技术的制造MOSFET的方法的各个步骤的俯视图和截面图，其中在俯视图中以线A-A’示出了截面图的截取位置；图11示意性地示出了根据本专利技术的MOSFET的透视图。具体实施方式以下将参照附图更详细地描述本专利技术。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。在下文中描述了本专利技术的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本专利技术。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本专利技术。除非在下文中特别指出，半导体器件中的各个部分可以由本领域的技术人员公知的材料构成。在本申请中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括半导体衬底和在半导体衬底上已经形成的所有层或区域。根据本专利技术的优选实施例，按照图1至3的顺序执行制造石墨烯纳米带的以下步骤。参见图1，在半导体衬底100上采用热氧化或溅射形成氧化物底层(baselayer) 101,在其上交替堆叠籽层102_1、102_2和生长抑制层(blocking layer) 103-1 > 103-2。在形成籽层102-1、102-2的步骤和形成后续的生长抑制层103-1、103-2的步骤之间，对籽层102-1、102-2进行热退火以进行再结晶或促进晶粒生长。半导体衬底100和氧化物底层101的组合可以由绝缘衬底代替，例如玻璃衬底、钛酸锶衬底。采用常规的沉积工艺形成籽层102-1、102-2，如物理气相沉积(PVD)，包括电子束蒸发、分子束外延、溅射，或者化学气相沉积(CVD)等，包括原子层沉积(ALD)、金属有机化学气相沉积(MOCVD)、等离子增强化学气相沉积(PECVD)、低压化学气相沉积(LPCVD)等。前述常规的沉积工艺不限于已知的技术，还包括未来开发的适合于形成目标层的沉积工艺。优选地，采用电子束蒸发形成籽层102-1、102-2，采用CVD形成生长抑制层103_1、 103-2。籽层102-1、102_2是生长石墨烯的形核层，其材料可以选自过渡金属，如N1、Co、 Pt、Ir、Ru。籽层102-1、102-2的厚度将决定生长的石墨烯纳米带的宽度，例如约为5_20nm。 生长抑制层103-1、103-2抑制石墨烯在其上的生长，其材料例如可以是氮化物，生长抑制层103-1、103-2的厚度可以是任意的。生长抑制层103-1、103-2覆盖籽层102-1、102-2的表面，使得石墨烯仅仅在籽层102-1、102-2的侧表面上生长。优选地，籽层102-1、102-2和生长抑制层103_1、103_2形成超晶格，以获得减少的晶体缺陷和均匀的层厚度。尽管在图中示出的籽层的数量为两层，但可以根据实际需要形成更多数量的籽层。在垂直方向上堆叠的籽层的数量与将形成的在垂直方向上堆叠的石墨烯纳米带的数量相同。根据MOSFET的设计要求，可以确定在垂直方向上堆叠的石墨烯沟道的数量，进而可以确定在垂直方向上堆叠的籽层的数量。然后，对籽层102-1、102-2和生长抑制层103_1、103_2的叠层进行图案化，形成多个彼此隔开并且沿着垂直于图中纸面的方向延伸的叠层条带，如图2所示。每一个叠层条带包括交替堆叠的籽层102-1、102-2和生长抑制层103-1、103-2，并且至少暴露籽层102-1、102-2的侧表面。该图案化可以包括以下步骤通过包含曝光和显影的光刻工艺，在生长抑制层103-2上形成含有图案的光抗蚀剂掩模；通过各向异性的干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子本文档来自技高网...
【技术保护点】
一种制造石墨烯纳米带的方法，包括：在绝缘衬底上形成包括籽层和生长抑制层的叠层；对叠层进行图案化以形成至少一个叠层条带，所述至少一个叠层条带暴露籽层的侧表面；以及在籽层的侧表面上生长石墨烯纳米带。
【技术特征摘要】
【专利技术属性】
技术研发人员：朱慧珑，梁擎擎，骆志炯，尹海洲，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。